Helvetti taitaa olla jäätynyt. Nvidia teettänyt testipiirejä intelin tehtaalla ja lopputulos vaikuttaa hyvältä. Voi olla, että on neuvotteluase tsmc suuntaan tai ehkä oikeasti jotain piirejä voidaan alkaa valmistamaan intelin tehtaissa.
Intel-built Nvidia GPUs could be on the horizon.
www.tomshardware.com
nVidia on moneen kertaan aiemminkin ilmaissut tyytymättömyytensä TSMCn hinnoitteluun ja esim. 3000-sarja valmistettiin Samsungin "8nm" tekniikalla joka oli selvästi huonompi kuin TSMCn N7-valmistustekniikka, koska nVidia halusi säästää valmistuskustannuksissa.
Ja sen perusteella, mitä tiedän TSMCn uusista N3- ja N3E-prosesseista, en yhtään ihmettele, että TSMC on menettämässä asiakkaita. Hinnannousu ja parannusten taso ei vaan kohtaa useimmissa käyttökohteissa.
Ensin meinasin olla kirjoittamatta yksityiskohtia tarkemmin, mutta näköjään löytyi julkisista lähteistä tärkein data:
Big problems from tiny memory cells.
www.tomshardware.com
SRAM cell size:
N5 0.021um^2,
N3E 0.021 um^2.
Eli siis SRAM-solu on tismalleen samankokoinen N5lla ja N3E:llä.
SRAMia siis käytetään välimuisteille ja nykypiireissä välimuistien osuus piiriin pinta-alasta on aika suuri.
(ja N3 jolla oli n. 10% parannus SRAM-solun koossa oli siis vain Applen käyttämä early-adopter-prosessi jolla on/oli huonot saannot, sitä ei käytännössä juuri tarjottu muille asiakkaille ja applekin siirtynee N3Ehen myöhemmissä piireissään)
Eli tuo, mitä AMD teki RDNA3-sukupolvessa että uloimman tason välimuisti (RDNA3ssa L3) laitettiin omille vanhalla tekniikalla tehdyille piilastuille nousee vielä paljon tärkeämmäksi myöhemmissä sukupolvessa, että kun siirrytään N3E-prosessiin, jotta sinne N3E-prosessilla tehdylle piilastulle ei sitä kallista SRAMia tarvisi paljoa laittaa. Toki sinne itse laskentapiilastulle käytännössä tarvii silti sisemmän tason välimuistit (vähintään L1, arkkitehtuurista riippuen ehkä myös L2 ja L3), ja niiden hinta nousee selvästi.
Lisäksi noihin TSMCn N3/N3E-prosesseihin liittyy muutakin "mielenkiintoista" mutta se ei ole julkista joten sitä en ala tässä sanomaan.
Lähinnä kysymysmerkkejä on että
1) Onko Samsungin ja Intelin uusilla prosesseilla SRAM-solut pienempiä?
2) Onnistuuko TSMCn N3E:n jälkeen tuleva N2-prosessi pienentämään SRAMia merkittävästi?