- Liittynyt
- 21.06.2017
- Viestejä
- 7 535
En tiedä menikö ihan nappiin kuvan suoraan oikaiseminen mutta tämä nyt oli pikainen rykäisy.
Yhtä pikaisesti rykäistyt mittaukset:
14nm I/O-die ~ 15.5mm x 28.2mm > 437mm^2
7nm chiplet ~ 7.55mm x 10.45mm > 78.9mm^2
Joku voinee tehdä sanity checkit. Omaan korvaan ainakin kuulostaa suurinpiirtein oikealta.
Edit: TR4:n (nominal) mitat siis on tämän mukaan 58.5mm x 75.4mm johon nuo ylläolevat perustuu.
Socket TR4 (sTR4) - Packages - AMD - WikiChip
Edit2: Ian Cuttressin Twitteristä löytyi korkeammalla resoluutiolla kuva. Tuosta kun mittaili niin chipletti on siellä ~80mm^2 luokassa ja I/O ~437-438mm^2. Yhteensä siis reipas tonni.
![]()
Varmaan jotain sen suuntaista ne on, pojat ennakoi että 7nm core lastut olisi jossain 64mm2 tietämissä sillloin kun tämä oli vielä huhua.
Tosta IO lastun pintaalasta suurin osa on muistoa ja ilmeisesti se ei skaalaudu niin hyvin 7nm että tää on ilmeisesti yksi syy tällaiseen ratkaisuun. Ilmeisesti L3 kakku on tuplattu 256MB.





