Noiden johtovälien ("metal pitch"-lukujen) katsominen kertoo hyvin, millaisesta huijauksesta näissä "nanometrilukemissa" on kyse.
Pitch sisältää sekä johdon että johtovälin, että se "pienin yksityiskohta" on käytännössä n. puolet tuosta pitchistä.
N7ssa siis oikeasti pystytään n. 20nm yksityiskohtiin, silti sitä kutsutaan "7-nanometriseksi"
Ja sitten N2 ei pienennä johtoväliä yhtään (edellen sama 21nm kuin N2ssa). Mutta koska valmistusprosessiin tehdään muita parannuksia joilla kuitenkin transistoreita käytännössä usein (ei aina) saadaan pakattua tiheämpään, kehdataan sille laittaa numero, joka vihjaisi puolitoistakertaiseen dimensiopienennykseen (2.25x tiheysparannukseen) , vaikka todellisin oleellinen mitta ei pienene yhtään ja oikeasti tiheys paranee keskimäärin ehkä n. 1.25-kertaisesti.
Käytännössä siis, jos nanometrilukemat olisivat tosia, A5-prosessin pitäisi olla 200 kertaa tiheämpi kuin N7-prosessi (14*14=~200), mutta tosiasiassa puhutaan n. 10-kertaisesta tiheysparannuksesta näiden prosessien välillä (2.5x pienempi johtoleveys ^2 tekisi samalla track-määrällä 6.25x parannuksen, mutta pienempi track-määrä antaa tämän lisäksi usein muttei aina 1.5x parannuksen, eli kokonaisuudessaan päästään usein n. 10x parannukseen noilla luvuilla. Toki on muita parannuksia tähän päälle, mutta on myös muita huononnuksia tähän päälle, esim tuo pienempi track-määrä pätee vain osaan soluista)
vcore 1.534375 biossista vasta 3.9 GHz vakaaksi. 4.00 GHz ei millään,
