eikö tRDWR ja tWRRD mene alemmas symmetrisillä tCL | tCWL arvoilla luulis toimivan tRDWR 8 ja tWRRD 2. Jos tCWL pykälän tai pari pienempi niin tRDWR 9-10, hyödyllistä varsinkin jos tCL parittomassa arvossa. Nuo asetukset jonkin verran vaikuttaa kaistan nopeuteen, ainakin hwinfolla näki selvästi vaikutuksen kun muistin vakaustestejä ajeli. Samoin myös tRDRDxx ja tWRWRxx ajoituksilla
tRTP 8 luulis kans toimivan kerta b-die kyseessä. JDEC Speksien mukaan tRTP kuuluis olla puolet tWR arvosta tai näin ainakin muistelen kun kerran selailin micronin ja samsungin muistipiirien datasheettä, kellotuksessa toki monesti käytetään arvoja speksien ulkopuolelta.
Se voisi vaikuttaa myös siihenkin ettei tRAS mene alemmas kun esim MemTestHelperin mukaan tRAS = tRCD(RD) + tRTP.
C# WPF to automate HCI MemTest. Contribute to integralfx/MemTestHelper development by creating an account on GitHub.
github.com
tWTRS 4 ja tWTRL 8 uskoisin myös toimivan ongelmitta mutta jos todettu jo epävakaiksi niin antaapa olla, 5950x:ssä kun nopempi kirjoitus kaista niin voihan se herkkemmin virheillä.
Itsellä aiheutti agesat 1.2.0.5 ja 1.2.0.6 muistien kellotus ongelmia. esim juuri tuo tRAS ei toiminut alle 30 arvoilla. agesa 1.2.0.3 ja uusin 1.2.0.7 kellottuu varsin mallikkaasti.
Tästä minun asetukset tuolta toisesta muisti keskustelusta jos haluaa vertailla.
Terve on kiireitä, mutta tuosta lähdetään: Jännitteistä VSOC 1.1V (kunnossa) VDDG CCD 0.95V (tieto puuttuu) VDDG IOD 1.05V (1.148V hyvin todennäköisesti liikaa, tää kannattaa tsekata kunnolla, yhdessä VDDG CCD:n kanssa) CLDO VDDP 0.9V (ehkä liikaa, voi pudottaa 1.1V:sta vaikka 0.95V:iin)...
bbs.io-tech.fi