Perinteisistä piirisarjoista ei ole vissiin vielä luovuttu?
Ei, mutta muistiohjaimia ei voi enää viedä sinne lisätiedonsiirron aiheuttaman latenssin ja virrankulutuksen takia. Tämä chiplet-juttu toimii koska etäisyys chipletiltä IO-piiriin on jotain pari senttiä, niin AMD voi tehdä leveän väylän jossa virrankulutus per bitti on hyvin pientä.
1. Osaako kukaan viisaampi sanoa miksi kaikki nuo neljä 2 ytimen rypästä ovat keskenään ihan toisissaan kiinni, mutta jätetty noin iso rako I/O lastun ja toisten ydinryppäiden välille? Eikö olis ollut fiksumpaa ihan vaan latenssien ja signaalivahvuuksien vuoksi lyttää kaikki ihan toisiinsa kiinni kun ne johtimet kuitenkin kulkevat siellä aluslevyllä? Päälle vielä IHS niin voila.
Prossujen pitää sopia SP3-socketille, jossa on Epyc 1:stä varten suunniteltu virransyöttö. Virransyötön piuhat pitää vetää niin että pituus minimoituu ja että niitä ei tarvi vetää ristiin datapiuhojen kanssa (häiriöiden minimisoimiseksi). Niimpä chipletit on laitettu siihen missä zeppeliinit olivat.
Tämä on imho myös suurin syy epäillä että chipleteissä on PCI-E -- se meinaan lähtee socketilta siitä missä chipletit ovat, niin jos se ei ole siinä se pitää sitten reitittää sinne IO-siruilta virran ja sen chiplet-IO linkin ohi.
2. Onko AMD sanonut onko alla interposer, EMIB vai ihan perinteinen johdinpolku?
Ei, mutta antoivat ottaa lähikuvan prossusta jossa selkeästi ei ole mitään interposeriin tai EMIB:iin viittaavaa.
3. Osaako kukaan sanoa kuinka paljon 8x muistinohjaimet, L4 cache ja muu I/O vie tilaa tuolta I/O lastulta?
Luokkaa 150-200mm^2. Se loppu on varmaan täynnä cachea.
4. Tämä uusi MCM valmistusmallihan antaa mahdollisuuden vaikka tunkea suuren määrän tensor coreja niitä kaipaaville laskentatieteilijöille, tai koko systeemiähän voi pienellä muokkauksella modaa vaikka mihin suuntaan semi cutom puolella.
A) Ei tämä oleellisesti muuta tätä. AMD on ennen tehnyt ja on tekemässä custom-piirejä, joissa on samalla piirillä zen-CCX sekä näyttisytimiä yms.
IMHO nämä mahdollisuudet ovat niin todennäköisiä juurikin siksi että AMD:lla on jo yksikkö joka yrittää tälläistä kaupata. Ennen chiplettejä tuollaisella custom-piirillä on aika hemmetin kovat minimikustannukset, eli myyntiä tarvii paljon ennen kun kannattaa edes harkita. Nyt taas jos AMD pitää huolen että tuollaiseen chiplet <-> väylään pääsee hyvin kiinni, niin voi monia acceleraattoreita yms tekeviä yhtäkkiä himoittaa paljon pistää sellainen piirille, kun sitten voi myydä kovan luokan serveriprossuja joissa juuri se oma tiedonliikennenopeutin. Veikkaan että latenssit prossulle ovat aika paljon pienempiä kuin PCI-E:n yli.
Mielenkiintoiset ajat edessä todellakin. Taitaa mennä Ryzen 3000 sarja tilaukseen kun selvästi taklattu ryzen 1:sen pullonkauloja ja aika koneen päivitykselle on. Mutta tämä uusi MCM ratkaisu voi myös tarkoittaa sitä että ryzen 3k sarja varmaan jää aika lyhyt ikäiseksi kun takaa puskee jo 7nm+ valmistuksella tehty zen 3 piiri missä entisestään paikattu pullonkauloja ja uusi I/O lastu lisää tuen DDR5:lle ja PCI-E 5:lle varmaan aika piakoin. Voisko olla niin että AMD:tä seuraavaksi syttetään siitä että päivitys sykli muuttuu liian nopeaksi?
Päivityssykli voi hyvinkin tuplaantua kun voivat todennäköisesti päivittää IO-piiriä ja prossua erikseen, ja varmaan kannattaakin vaihtaa ne uuteen aina vuorotellen. Eihän kuitenkaan ole aina pakko ostaa ihan sitä uusinta, jos ei koe että päivitys ei tuo tarpeeksi lisää tehoja
.
Siitähän tämän on tosi hienoa että kun vaihtavat DDR5-seen niin voivat vielä myydä uusimpia prossuja DDR4 IO:lla päivitykseksi niin kauan kun vaan markkinoita löytyy. Ei ihme, että uskalsivat luvata että AM4, SP3 ja SP3v2 saavat kaikki vielä monta päivitystä.
Hah. Samalla I/O palikalla tuskin ainakaan threadripperiä keveämpiä nähdään ja epäilisin, että niillekkin ehkä tekevät oman I/O-piirinsä, kun ei ole kuin neljä muistikanavaa ja
PCIE linjojakin murto-osa.
Veikkaan että threadripperit nimenomaan sisältää saman IO-piirin, ihan vaan siksi että jos yhdessäkin IF-linjassa tai muistiohjaimessa (tai PCI-linjassa, olettaen että ovat IO-piirillä) on virhe, ei piiriä voi myydä EPYCissä. Jos serveripuolen myynti kasvaa niin kuin olettaisin sen kasvavan, AMD voi tehdä kaikki Threadripperit EPYC-hylkiöistä. Tuon takiahan se 32-ytimen TR varmaan tehtiin, siinä sai kivasti rahaa siitä että pystyi myymään risat piirit.
Eiko AMD:llä ollut hallussa se yksi toinenkin L4 muistiksi käyvä muistipatentti (olikohan sen nimi Zsram tms en muista) voisikohan tuo IO piiri sisältää senkaltaista L4 muistia.
Muistelen että AMD piti haloota tuosta muistista vuosia sitten mutta se ei käytännössä koskaan tullut käytöön, olikohan se nyt ensikartaa käytössä?
ZRAM ei toimi enää moderneilla prosesseilla. Se ilmeisesti toimi jotenkin sillä vanhalla SOI-tekniikalla jossa sitä kehitettiin, mutta shrinkkaus ei onnistunut.
Jos haluaa noihin eksoottisempaa muistia, niin vaihtoehtoja on 2: 14HP:ssa on tarjolla eDRAM, joka voisi olla syy miksi IO-piiriä mainostetaan 14nm eikä 12nm piirinä.
Oma lempparivalintani olisi kuitenkin MRAM. GF kehittää sitä 22FDX ja 12FDX-tekniikoilleen. FDX on FD-SOI-tekniikka, mikä on parempi IO:n tarvitsemille analogisille komponenteille kun finfetit, ja jos siihen saa kestävää MRAMia, niin siihen mahtuisi myös enemmän cachea kun finfet-tekniikoihin.
Mitä AM4-chipletteihin tulee, niin kannattaa muistaa että on arvioitu että SOC-piirin kehittäminen 7nm prosessilla maksaa ~$300M per lastu. Itse koen että yhden piirin 7nm APU on mahdollinen, mutta jos AM4:seen tulee >8 coren prossuja, on ne väkisikin tehty chipleteillä. Ihan vaan siksi että markkinat ovat liian pienet että kannattaisi enemmin käyttää vähemmän piitä mutta enemmän eri 7nm piirejä.
