Täysin eri tyyppisen piirin (Vega) kellotaajuuksien muutoksesta ei voi vetää mitään johtopäätöksiä toisenlaisen piirin kellotaajuuspotentiaaliin.
Ei se 128-bittinen muistiväylä ole 16 ytimellä suurimmalla osalla softista mikään paha pullonkaula.
Kommentit siitä kuinka parannettu micro-op-cache parantaa kellottuvuutta on ainakin täyttä potaskaa. Kellottuvuuteen vaikuttaa arkkitehtuurissa liukuhihnan pituus, tai siis hitaimman liukuhihnavaiheen viive.
Ah hyväkun huomautit. Näimä ajatus katkesi kesken kirjoituksen... . Tarkoitus oli sanoa, että 2 chipletin / 16 Coren ylittäminen ei liene järkevää AM4:n kahdella muistikanavalla.
Ei toki pelatessa muistikaista nappaa kiinni (dGPU tässä oletuksena). Tosin sekin on kyseenalaista tarviiko siihen pelaamisene esim sitä 16C. Ehkä sitten joskus kun se RayTracing tulee kunnolla käyttöön.
Ei mutta mikäli se ei tarkoita APU:a + oletetaan ettei Threadripperiä tehdä erikseen vaan se on joko Epyc tai Ryzen pohjalta, silloin kyseessä on Ryzen
Kyllä meinaan eikä asiassa ole mitään epäselvää, koska GF sen sanoi suoraan ilman mitään vaaraa väärästä tulkinnasta:
GF:lla oli ihan riittävästi asiakkaita myymään kaikki 7nm tuotanto. Ongelma oli seuraava: yhä harvempi asiakas haluaa maksaa paljon huippuluokan prosesseista + huippuluokan prosessien kehitys on todella kallista = kehityskustannuksien kattamiseen tarvitaan paljon kapasiteettia joka myy. Eli karkeasti: kehityskustannukset pitää saada katettua joka onnistuu vain jos on riittävästi kapasiteettia JA kapasiteetin tuotokset saadaan myytyä. GF pelkäsi ettei jälkimmäinen toteutuisi jos kapasiteettia olisi riittävästi kattamaan kustannukset. Koskee myös 7nm:n jälkeisiä prosesseja.
Kapasiteettia ei riittänyt edes AMD:lle joten siitä ei ollut kyse. Ja lähdettä tuolle "AMD tiesi GF:n ohareista kauan etukäteen"?
Jos tuo pitää täysin paikkaansa, siinä tapauksessa AMD tekee/teki TSMC:llä myös toisenlaisia Epyccejä joita voidaan käyttää Ryzeneissä. Ei tarvitse kaukaa hakea mitä: Zen2 arkkitehtuuri + copypastella Zen1:n I/O:t. Niitä oli tarkoitus käyttää vain Epyceissä mutta kuten Zen1:n tapauksessa, samaa sirua Ryzeneihin ja Epycceihin, miksi ei?
GloFo olisi oikeudessa ja tuomittu nopeammin kuin ehtii kissaa sanoa jos se out of the blue ilmoittaa lopettavansa tulevan prosessin kehityksen vaikka on jo tehnyt sopimuksia sen käytöstä asiakkaittensa kanssa.
Mitä tuo "out of the blue" asiaan vaikuttaa? Vältytäänkö oikeusjutuilta jos GF kertoo ehkä luopuvansa valmistusprosessin kehityksestä?
kenelle intelin ulkopuolella 10nm-prosessia on luvattu?
Eikös tämä kirjoitus nyt ole aika vahvasti ristiriidassa ihan itsensä kanssa. Jos ei ole maksavia asiakkaita, silloin ei ole asiakkaita.
Ei ole ristiriidassa itsensä kanssa mutta olisi voinut kirjoittaa selkeämminkin.
Siitä ei ollut kahtakaan vuotta kun GloFo oli tehnyt AMD:n kanssa viimeksi uuden kattavan viisivuotissopimuksen liittyen mm. 7nm prosessiin, kun ilmoitettiin julkisesti että 7nm kehitys on pysäytetty.
Haastoiko AMD GlobalFoundriesin oikeuteen myös 20nm valmistustekniikan peruutuksesta? Tiettävästi ei.
GF auttoi AMD:ta käyttämään myös TSMC:n tehtaita, syynä se ettei GF:n kapasiteetti riittänyt kaikkeen mitä AMD halusi. Edelleenkään siitä "GF kertoi AMD:lle etukäteen" hommasta ei ole mitään todisteita. Tuollainen olisi myös hyvin vaikea pitää salassa. Vaikeasti salassapidettävä asia josta ei minkäänlaisia huhuja eikä edes arvauksia etukäteen on nykyään aika harvinainen tapaus.GloFolla lienee hyvin ystävällisesti autettu AMD:ta siirtymään TSMC tuotantolinjoille.
Ei ole mitään syytä olettaa, että kukaan on tehnyt minkäänlaisia yllätys ohareita.
Semmoinen olisi aikalailla paha juttu tulevan Avera Semi foundry support busineksen alulle.
"Avera Semi will leverage deep ties with GF to deliver ASIC offerings on 14/12nm and more mature technologies while providing clients new capabilities and access to alternate foundry processes at 7nm and beyond."
Jos puhutaan Ryzenin ei APU versiota (ts ei GPU ydintä) niin onko sinulla hajua siitä minkälainen valmistus kustannusero voisi olla kahden version välillä versio A käyttäisi samoja chiplettejä kuin tuo Epyc2 ja siinä olisi vartavasten Ryzeniä varten suunniteltu köykäisempi IO-piiri ja versio B olisi täysin yhdelle sirulle suunniteltu 7nm Ryzen jossa kumminkin käytettäisiin niin suoraan tuota nykyistä CPU chiplettiä kuin voi suunittelun lähtökohtana.
Juu ihmiset vain sotkee mielessään toisistaan riipumattomia asioita kun Ryzenin teho on ollut riipuvainen muistikelloista joka vaikutta sen sisäiseen tiedonsiirtonopeuteen ts se muistipiirien muistikaista ei ole ollut mikään pullonkaula vaikka äkkiseltään päältäpäinkatsoen voikin tehdä selllaisen hätäisen johtopäätöksen.
Nää siun jutut on nyt viistossa. Jos GF:llä ei muka riittänyt kapasiteetti edes AMD:lle niin eikö silloin järkevintä olisi ollut lisätä sitä kapasiteettia eikä ohjata kilpailijan puheille.
En kyllä nyt siihen sekoittanut, moni varmasti sekoittaa ihan ymmärrettävistä syistä.
Chiplet ei sisällä muistiohjainta ja Ryzen ilman prosessoriin integroitua muistiohjainta on ajatuksenakin täysin mahdoton. Ja jos laitetaan se muistiohjain prosessoriin, chiplet-systeemin hyöty on käytännössä olematon pienillä ydinmäärillä.
GF:lla oli kaksi vaihtoehtoa: 1. lisätään 7nm/5nm/...kapasiteettia tai 2. luovutaan kokonaan 7nm/5nm/... tuotannosta.
7nm kapasiteetti ei riittänyt AMD:lle. Varmasti GF:lla juuri tuota laskettiin. Kapasiteettilisäys maksaa X ja tuottaa tuloja Y. Laskelman tulos: X<Y joten ei kannata.
Huh! Aika jäätävät kellot! Sanoo vielä tuolla, että passiivijäähy, mutta TDP on kuitenkin 300 W.
Räkkipalvelimiin menevät kortit tuppaavat olemaan passiivisia TDP:stä riippumatta, koska kaikki siinä räkissä jäähdytetään perään asennetuilla turbiineilla
Huomaa ettet ymmärrä serverirautaa.
Toimistolla pelastin räkistä dadaa levyltä. Kerkesiköhän se perkele olla 5 minuttia käynnissä niin mun käskettiin painua kellariin pelastamaan dadaa. Tämä ei aina välttämättä kaikille ole ihan selvää miten nuo on jäähdytetty. Peltoreja tekee mieli kun lyö virrat päälle ja on samassa tilassa.Huomaa ettet ymmärrä serverirautaa.
Kortti passiivinen kun siellä on 8-10 kpl tuplatuuletinta puskemassa painetta koko koneen läpi. Koneen jossa voi olla helposti 4 tai 8 tuollaista korttia. Pelkät tuulettimet voivat viedä lähes 100W tehoa pyöriessään täysiä.
Lue se minun hkultalalle suunnattu kysymys uudelleen kun et selvästikään tajunnut sitä (en missäänvaiheessa välttänyt että chiplettiä käytettäisiin Ryzenissä ilman IOta).
Ei serverivehkeissä ole koskaan pasiivijäähy se tuuletin on vain serverin rungossa kiinni ei siinä kortissa.
Aika monet muutkin suositut testit on aika kamalia. Phoronix test suite on enemmän moronix test suite. Geekbenchin tuloksetkin vaihtelee version mukaan ja ihmiset vertailee niitä keskenään. C-ray tosiaan mittaa jotain osia prosssorin liukuhihnasta, mutta ei maksimaalista suorituskykyä. Moronixin testeissä lame/flac-testit ajetaan aina yhdellä corella vaikka gnu parallelilla kaikkien ytimien käyttö olisi ihan simppeli one-liner ja mielenkiintoinen lisä. Kernelin käännöstä ei ole kerrottu, tehdäänkö se tmpfs:ssä vai onko kovalevy pullonkaulana. No, onhan sitten vielä bogo mips
Enemmänkin.Huomaa ettet ymmärrä serverirautaa.
Kortti passiivinen kun siellä on 8-10 kpl tuplatuuletinta puskemassa painetta koko koneen läpi. Koneen jossa voi olla helposti 4 tai 8 tuollaista korttia. Pelkät tuulettimet voivat viedä lähes 100W tehoa pyöriessään täysiä.
Ah totta. Laskeskelin joskus aikanaan että nuo vie noin 1A per tuulari, mutta nyt unohdin laskea tuplatuularille tuplatehon, vaikka sen tuplatuularin itse viestissäni mainitsinkin.
Ei, mutta muistiohjaimia ei voi enää viedä sinne lisätiedonsiirron aiheuttaman latenssin ja virrankulutuksen takia. Tämä chiplet-juttu toimii koska etäisyys chipletiltä IO-piiriin on jotain pari senttiä, niin AMD voi tehdä leveän väylän jossa virrankulutus per bitti on hyvin pientä.
Prossujen pitää sopia SP3-socketille, jossa on Epyc 1:stä varten suunniteltu virransyöttö. Virransyötön piuhat pitää vetää niin että pituus minimoituu ja että niitä ei tarvi vetää ristiin datapiuhojen kanssa (häiriöiden minimisoimiseksi). Niimpä chipletit on laitettu siihen missä zeppeliinit olivat.1. Osaako kukaan viisaampi sanoa miksi kaikki nuo neljä 2 ytimen rypästä ovat keskenään ihan toisissaan kiinni, mutta jätetty noin iso rako I/O lastun ja toisten ydinryppäiden välille? Eikö olis ollut fiksumpaa ihan vaan latenssien ja signaalivahvuuksien vuoksi lyttää kaikki ihan toisiinsa kiinni kun ne johtimet kuitenkin kulkevat siellä aluslevyllä? Päälle vielä IHS niin voila.
Ei, mutta antoivat ottaa lähikuvan prossusta jossa selkeästi ei ole mitään interposeriin tai EMIB:iin viittaavaa.
Luokkaa 150-200mm^2. Se loppu on varmaan täynnä cachea.
IMHO nämä mahdollisuudet ovat niin todennäköisiä juurikin siksi että AMD:lla on jo yksikkö joka yrittää tälläistä kaupata. Ennen chiplettejä tuollaisella custom-piirillä on aika hemmetin kovat minimikustannukset, eli myyntiä tarvii paljon ennen kun kannattaa edes harkita. Nyt taas jos AMD pitää huolen että tuollaiseen chiplet <-> väylään pääsee hyvin kiinni, niin voi monia acceleraattoreita yms tekeviä yhtäkkiä himoittaa paljon pistää sellainen piirille, kun sitten voi myydä kovan luokan serveriprossuja joissa juuri se oma tiedonliikennenopeutin. Veikkaan että latenssit prossulle ovat aika paljon pienempiä kuin PCI-E:n yli.
Päivityssykli voi hyvinkin tuplaantua kun voivat todennäköisesti päivittää IO-piiriä ja prossua erikseen, ja varmaan kannattaakin vaihtaa ne uuteen aina vuorotellen. Eihän kuitenkaan ole aina pakko ostaa ihan sitä uusinta, jos ei koe että päivitys ei tuo tarpeeksi lisää tehojaMielenkiintoiset ajat edessä todellakin. Taitaa mennä Ryzen 3000 sarja tilaukseen kun selvästi taklattu ryzen 1:sen pullonkauloja ja aika koneen päivitykselle on. Mutta tämä uusi MCM ratkaisu voi myös tarkoittaa sitä että ryzen 3k sarja varmaan jää aika lyhyt ikäiseksi kun takaa puskee jo 7nm+ valmistuksella tehty zen 3 piiri missä entisestään paikattu pullonkauloja ja uusi I/O lastu lisää tuen DDR5:lle ja PCI-E 5:lle varmaan aika piakoin. Voisko olla niin että AMD:tä seuraavaksi syttetään siitä että päivitys sykli muuttuu liian nopeaksi?
.Veikkaan että threadripperit nimenomaan sisältää saman IO-piirin, ihan vaan siksi että jos yhdessäkin IF-linjassa tai muistiohjaimessa (tai PCI-linjassa, olettaen että ovat IO-piirillä) on virhe, ei piiriä voi myydä EPYCissä. Jos serveripuolen myynti kasvaa niin kuin olettaisin sen kasvavan, AMD voi tehdä kaikki Threadripperit EPYC-hylkiöistä. Tuon takiahan se 32-ytimen TR varmaan tehtiin, siinä sai kivasti rahaa siitä että pystyi myymään risat piirit.
ZRAM ei toimi enää moderneilla prosesseilla. Se ilmeisesti toimi jotenkin sillä vanhalla SOI-tekniikalla jossa sitä kehitettiin, mutta shrinkkaus ei onnistunut.
Nykyinen "piirisarja" on kutakuinkin sama kuin south bridge aikoinaan. Ryzenit ovat olleet alusta lähtien SoCeja ja sen "piirisarjan" ainut tehtävä on tarjota olemassa olevien päälle vielä lisää liitäntöjä. Emot voisi rakentaa myös täysin ilman mitään piirisarjaa karsituin liitännöin.
EMIB ei näy päälle millään tapaa.
Mutta eikö noi tulokset kuitenkin olisi vertailukelposia saman kellotaajuden ja core-määrän sekä muistimäärän ja nopeuden omaavien EPYC järjestelmien välillä? Itse en ole noita testejä tosin nähnyt, joten ei tietoa, näyttääkö rome prossu liian hyvältä vai täysin epäonnistuneelta tuotteena.
Näyttää siltä että ovat saaneet mahdutettua yhteen sockettiin yhtä paljon/ vähän enemmän laskentatehoa kun mikä ennen vaati kaksi socckettia, ja tuplaten enemmän muistikaistaa.
Juuri noin kuvittelen sen itsekin tapahtuvan kun Ryzeneitä ilman iGPU:ta meni kaupaksi paljon koska ei ollut sitä iGPU:llista vaihtoehtoa aikaisemmin niin että nyt kun se on niin AM4 myynti tulee olemaan pääosassa niitä Ryzen Apuja joten nuo 6-16c AM4 Ryzenit tulee suhteessa pienestä myyntimäärästä johtuen olemaan paljon järkevämpää toteuttaa noila samoilla chipleteillä jotka on käytössä myäs Epyc ja Threadripper malleissa.
Ellei AMD tee jotain ihmettä ja saa tuota I/O-piirin muistilatenssia todella pieneksi, ei ole mitään pelkoa asiasta. AMD ei myöskään sanonut kaikkien Epyccien olevan chipletillä eivätkä varmasti olekaan, ellei sitä muistilatenssia saada hyvin lähelle nykyisiä lukemia.
Ei tule toteutumaan ellei AMD jollain ihmeen konstilla pysty saamaan muistilantensseja kuriin. Kaiken järjen mukaan chipletissä muistilatenssit ovat todella suuret. Koko chiplet homma onkin tarkoitettu tilanteisiin joissa tarvitaan laskentatehoa muttei pieniä muistilatensseja.
Haloo tuo chiplet + erillinen IO piiri on nimenomaan parempi Threadripperissä kuin nykyinen toteutus kun yhdenkään chipletin ei tarvi hypätä toisen prossu piirin kautta päästäkseen käsiksi muisteihin vaan kaikki chipletit on suoraan yhteydessä IO piirin jossa on se L4 puskuroimassa joten vaikka Threadripper2 prosessorissa on vain sama 4 musitikanavaa kuin aikaisemmissakin niin se on kumminki muistilatenseiltaan paljon parempi kuin nykyiset 32c Threadripperit.
TR hyötyy siitä että saa yhtä paljon L4-kakkua kun mitä EPYC, puolta vähemmillä ytimillä, jolloin kasvanut muistilatenssi haittaa vähemmän.
Uskon että on mahdollista saada alemmas kun nykyisen. Chiplet<-> IO hyppy maksaa vähän, mutta nykyisen Ryzenin suurin akilleen kantapää on että se muistiohjain on oikeasti aika kuraa. Intel saa >20ns alemmat latenssit samoilla muistikammoilla, ennen kun edes otetaan klusterirakennetta mitenkään huomioon. Jos se muistiohjain on korvattu paremmalla, voi latenssi olla aina parempi kuin edellisellä Ryzenillä, io-piiristä huolimatta.
Entäs ne pienempiytimiset Threadripperit? Kannattaa muistaa että se 32-ytiminen "Threadripper" on todellisuudessa Epyc joka sopii Threadripper emolevyihin.
Sen tarkoitus on tasata muistilatenssit, eli kaikilta chipleteiltä on yhtä suuri latenssi keskusmuistiin. Huonona puolena muistilatenssit kasvavat lähes varmasti ja sen takia chiplet systeemi ei sovellu systeemeihin joissa pieni muistilantenssi on tärkeää. Lisäksi pienemmillä ydinmäärillä tuosta I/O piirista saatu hyöty muistihakujen synkkauksessa menee hyvin nopeasti lisääntyneeseen latenssiin.
L4 cachen olemassaolo on toistaiseksi spekulointia. Kasvanutta muistilatenssia ei muutenkaan ihan helposti korvata L4 cachella.
Ryzenin muistiohjain ostettiin muualta eikä siihen välttämättä olla tekemässä merkittävää parannusta vaan DDR5 muistiohjain on se johon AMD panostaa. Chiplet-I/O välin hyppy on latenssien kannalta sen verran suuri etten usko tuolla rakenteella päästävän samaan kuin Zeppelinillä vaikka kuinka viriteltäisiin muistiohjainta.
Ei ole (katso esim: Ber8aurerin röntgen kuvat).
Miksi sinä oletat että AMD:llä olisi pakottava tarve myydä "kallitta" Ryzeneitä peliprosessoreiksi "halpojen" Apujen sijasta.
On ja ei ole, itse piirit olivat täysin samoja 1st genissä, Threadripperistä vain kytketty kaksi sirua pois käytöstä. Kakkosgenissä olisi muuten sama (+uutena kaikki sirut käytöstä mutta parista kytketty osa ominaisuuksista pois), mutta Epyciä ei päivitetty Pinnacle Ridge -ytimiin.
Ryzen = 2 CCX
APU:a on aika hankala valmistaa halvemmalla kuin Ryzeniä sen grafiikkapiirin vaatiman tilan takia. Kun vielä näytönohjain rajoittaa prosessorin virrankulutusta kun sitä käytetään, AMD:n kannattaa suunnata pelaajille Ryzeniä josta saa selvästi suurempaa katetta. Ellei AMD sitten siirry linjalle jossa prosessoriin integroitu näytönohjain voi Intelin tapaan voi olla ennemminkin 3D-hidastin.
Tuossa ovat mainitsemani ongelmat: GPU kasvattaa valmistuskustannuksia vähentäen katetta ja rajoittaa prosessorin virrankulutusta kun GPU:ta käytetään. Mikäli sen GPU:n kokoa ei kasvateta, se on edelleen aivan liian hidas monelle käyttäjälle ja menisi useilla käyttäjillä "hukkaan".
Pienempi ytimiset rojut syntyy helposti niin että laitetaan esim uloimpien chiplettien kohdalle täysin vialliset chipletit jolloin jäljelle jää 4 toimivaa eli max 32-core. Todella nerokas systeemi ja kuten aiemmin on todettu niin vialliset IO-ytimet voidaan myydä threadrippereissä joissa vaikka muistiohjain on paskana.
Cacheista ei vielä tiedetä juuri mitään, eikä sen puoleen latensseistakaan. Voi olla että chipletillä on L1, L2 ja jopa L3 ja IO:lla L4 tai sitten chipletillä on L1 ja L2 ja IO:lla L3. Katsellaan nyt kun tietoa tulee enemmän ja tuomitaan vasta sitten.
Epyc ja TR pohja ei ole sama vaikka ne toimisivat ristiin Epyc/TR emoissa niin niiden musitiväylä vedot on erit.
Sinä sivuutat täysin realiteetit.
Chiplet rakenteessa tuskin tarvitsisi edes "täyttää" niitä tyhjiä kohtia viallisilla. Zeppelin pohjainen Threadripper oli tuote jota ei alunperin pitänyt edes tulla.
Latensseista ei tiedetä varmasti mutta mikäli ulkoisella muistiohjaimella saisi pienemmät latenssit kuin prosessoriin integroidulla, niin kehitys lähtisi yhtäkkiä kulkemaan vastakkaiseen suuntaan kuin mitä on menty viimeiset 15 vuotta.
CCX:n osalta pohjat ovat samat. Ja koska ennen sitä yhtä poikkeusta pystyttiin CCX:n määrällä määrittelemään onko Ryzen, Threadripper vai Epyc, ei noin hyvin toimivaa luokitusta kannata heittää roskiin yhden poikkeuksen takia.
Pelikoneiden ostajat ostavat pääasiassa vähintään kuuden ytimen prosessoreita eivätkä käytä sitä integroitua näytönohjainta vaikka sellainen olisikin. AMD ei vieläkään ole julkaissut yli 4-ytimistä prosessoria integroidulla näytönohjaimella eikä Intelkään sitä tehnyt vuosiin. Coffee Lake poikkeuksena koska Intel ei halua luopua linjauksesta jossa LGA11xx kannan prosessoreissa on aina integroitu näytönohjain. Ihan mutunakin helppo väittää suurimman osan Intelin 8-ytimisen LGA1151 prosessorin ostajista jättävän integroidun näytönohjaimen käyttämättä eikä heitä tippaakaan hetkauttaisi vaikka se näytönohjain prosessorista puuttuisi. Ihan kuten aikakautena jolloin 6+ ydintä sai vain LGA20xx alustalla tai vielä kalliimmalla.
Prosessorin valmistuskustannsu ei ole yhtäkuin pelkkien piisirujen valmistuskustannus.
