Wccftechiltä huhuja zen4sta
An alleged diagram of AMD's next-gen Ryzen 7000 'Raphael' CPU's chiplet layout featuring up to 16 5nm Zen 4 cores has leaked out.
wccftech.com
Tämän huhun mukaan yhdellä piilastulla olisi jopa 16 ydintä, joista puolet suuren suorituskyvyn ytimiä ja puolet vähävirtaisempia ytimiä, jotka kuitenkin myös perustuvat zen4-arkkitehtuuriin.
L3-kakku (64 megaa) olisi siirretty kokonaan omalle piilastulleen joka pinottu varsinaisen ydinpiirin päälle(vai alle?), siten että se olisi nimenomaan vähävirtaisten ytimien päällä.
Parilla ytimiä joista toinen on suuren suorituskyvyn malli ja toinen vähävirtainen malli olisi yhteinen mebitavun L2-kakku.
Omaa mietintää:
Se, että suuren suorituskyvyn ja vähäisemmän virrankulutuksen ytimet on täysin samaa mikroarkkitehtuuria tarkoittaa sitä, että mitään Alder Laken ongelmien kaltaisia yhteensopivuusongelmia tai sekoilua tuettujen käskykantalaajennosten kanssa ei ole luvassa, mutta vähävirtaiset ytimet eivät myöskään ole kovin paljoa pienempiä, ne on joko täysin samaa kokoa (identtinen leiska) tai maksimissaan ehkä luokkaa 20% pienempiä, ja myös niiden virrankulutusetu suuren suorituskyvyn ytimiin verrattuna jää pienemmäksi.
Tuo maksimissaan n. 20% siis saadaan lähinnä sillä, että annetaan synteesille pienemmät kellotaajuustargetit jolloin se voi käyttää hitaampia mutta pienempiä ja vähävirtaisempia logiikkasoluja, sekä tehdä vähemmän nopetta parantavia mutta pinta-alaa ja virrankulutusta lisääviä logiikkatason optimointeja. Ihan puhtaassa logiikassa ero olisi suurempikin, mutta CPUista aika suuri osa pinta-alasta on jonkinlaista muistia; rekistereitä, L1-kakkuja ja haarautumisenennustustaulukoita, joiden kokoon tällä on vähemmän vaikutusta.
L2-kakun jakaminen kahden ytimen välillä lisäisi sen viiveitä, millä olisi haitallinen vaikutus IPChen, vaikka sen koko kasvaa. Tosin todennäköisesti muilla parannuksilla saadaan enemmän IPCtä lisää että kokonaisuudessaan IPC silti parempi kuin zen3/zen3+lla.
Voi myös olla, että sitä L2-kakkua ei kuitenkaan ole jaettu, vaan se on 512 kiB + 512 kiB, molempien ytimien kakut vaan fyysisesti vierekkäin. Tämä kuitenkin tarkoittaisi sitä, että ulommalle tasolle tarvittaisiin sitten isompi kytkentäverkko ja L3-viive kasvaisi.
L3-kakkupiiri olisi järkevää valmistaa edelleen vanhemmalla N7/N7P- tai N6-tekniikalla (voisi käyttää samaa kakkupiilastua kuin zen3+) koska SRAMin tiheys ei skaalaudu kovin hyvin N7 -> N5-prosessien välillä, mutta pinta-alan hinta nousee selvästi, ja L3-välimuistissa uuden prosessin parempi nopeus ja pienempi virrankulutuskaan ei käytännössä juurikaan hyödytä.