AMD CPU-spekulaatio (Zen6/Zen7 ...)

[demu]

Täältä löytyvällä videolla kerrotaan miten tuo tehdään:

AMD Shares New Details on Their 3D V-Cache Tech for Zen 3+

AMD via its official YouTube has shared a video that goes into slightly more detail on their usage of V-Cache on the upcoming Zen 3+ CPUs. Firstly demoed to the public on AMD's Computex 2021 event, the 3D V-Cache leverages TSMC's SoIC stacking technology, which enables silicon developments along...

www.techpowerup.com

The added information explains that there is no usage of microbumps - instead, there is a perfect alignment between the bottom layer (with the CCX) and the top layer (the L3 cache) which enables the bonding process to occur naturally via the TSVs (Through Silicon Vias) already present in the silicon, in a zero-gap manner, between both halves of the CPU-cache sandwich. To enable this, AMD flipped the CCX upside down (the core complex now faces the bottom of the chip, instead of the top), shaved 95% of the silicon on top of the upside-down core complexes, and then attaches the 3D V-Cache chips on top of this formation. This also has the added bonus of decreasing the distance between the L3 cache and the CCX (the distance between both in the Z axis is around 1,000 times smaller than if the L3 cache was deployed in the classical X axis), which decreases power consumption, temperatures, and latency, allowing for further increases to system performance.

Kuvina:

Tässä jää vähän epäselväksi, onko tuo bondattu CPU/Cache -piiri sen 20 mikrometriä alkuperäistä paksumpi, mutta se nyt hukkuu viimeistään koteloinnin kohinaan.
Etuna tässä on vielä se, että CPU:n ja L3-välimuistipiirin etäisyys pienenee tuhannesosaan normaaliratkaisusta, mikä mahdollistaa pienemmän signaalin kohinan ja merkittävästi lyhemmät viipeet sekä pienentää virrankulutusta ja lämpöä.

 

[Smokehound]

Eli todellisuudessa koko CCD on ohuempi ja 3D-välimuistin ja fillerien lisäämisen jälkeen sen paksuus vastaa about alkuperäistä (normaalia, nykyistä Vermeer CCD:tä)?

Jos näin niin upeasti selitetty eri lähteissä

 

[pomk]

Kaikesta materiaalista mitä itse nyt katsoin, sain käsityksen että kyseessä on periaatteessa täysin normaali Vermeer CCD johon on isketty toi 3D kakku L3-välimuistien kohdalle, keskelle CCD:tä.
3D-välimuistista on tehty mahdollisimman ohut ja sen tuoma korkeusero muun CCD:n välillä paikataan noilla fillereillä (structural silicon).

Lisa Su sanoi esittelyvideolla CCD:n NÄYTTÄVÄN samalta kuin aiemmin, ei sen mittojen olevan identtiset.

Et sit edes viitsinyt noita juttuja kattoa mihin viittasin aikaisemmin. Hieno homma.

AMD Demonstrates Stacked 3D V-Cache Technology: 192 MB at 2 TB/sec

www.anandtech.com

In a call with AMD, we have confirmed the following:

This technology will be productized with 7nm Zen 3-based Ryzen processors. Nothing was said about EPYC.
Those processors will start production at the end of the year. No comment on availability, although Q1 2022 would fit into AMD's regular cadence.
This V-Cache chiplet is 64 MB of additional L3, with no stepped penalty on latency. The V-Cache is address striped with the normal L3 and can be powered down when not in use. The V-Cache sits on the same power plane as the regular L3.
The processor with V-Cache is the same z-height as current Zen 3 products - both the core chiplet and the V-Cache are thinned to have an equal z-height as the IOD die for seamless integration
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
The V-Cache is a single 64 MB die, and is relatively denser than the normal L3 because it uses SRAM-optimized libraries of TSMC's 7nm process, AMD knows that TSMC can do multiple stacked dies, however AMD is only talking about a 1-High stack at this time which it will bring to market.

 

[Smokehound]

Et sit edes viitsinyt noita juttuja kattoa mihin viittasin aikaisemmin. Hieno homma.

AMD Demonstrates Stacked 3D V-Cache Technology: 192 MB at 2 TB/sec

www.anandtech.com

In a call with AMD, we have confirmed the following:

This technology will be productized with 7nm Zen 3-based Ryzen processors. Nothing was said about EPYC.
Those processors will start production at the end of the year. No comment on availability, although Q1 2022 would fit into AMD's regular cadence.
This V-Cache chiplet is 64 MB of additional L3, with no stepped penalty on latency. The V-Cache is address striped with the normal L3 and can be powered down when not in use. The V-Cache sits on the same power plane as the regular L3.
The processor with V-Cache is the same z-height as current Zen 3 products - both the core chiplet and the V-Cache are thinned to have an equal z-height as the IOD die for seamless integration
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
The V-Cache is a single 64 MB die, and is relatively denser than the normal L3 because it uses SRAM-optimized libraries of TSMC's 7nm process, AMD knows that TSMC can do multiple stacked dies, however AMD is only talking about a 1-High stack at this time which it will bring to market.

Niin, siis viittasit jossain lähes 3kk vanhassa viestissä?

Tuota ei mistään AMD:n omasta materiaalista suoraan saanut selville.
Hyvä kuitenkin että jollekin taholle on asia selitetty jossain ymmärrettävässä muodossa.

Tällä toteutuksella ainut mahdollinen heikennys tuohon lämmön siirtymiseen prosessoriytimistä liittyy sitten tuohon "fillerin" bondaukseen. Tuskin merkittävää vaikutusta, mihinkään.
L3:n lämmöt tulevat tuon ylimääräisen välimuistin oman lämmöntuoton johdosta varmasti hieman nousemaan, mutta sekään ei varmasti ole mikään ongelma. Vermeerin 32MB L3:n vie 3.6GHz kelloilla about 3.6W tehoa
ja sen lämmöt on keskimäärin 40-50°C ytimen rasituslämpöjä alhaisemmat.

Lähdettä ei juuri nyt ole tuolle ylläolevalle tietysti antaa (eikä tule olemaankaan), joten merkataan paskapuheeksi.

 

[pomk]

Niin, siis viittasit jossain lähes 3kk vanhassa viestissä?

Ihan tänään, mutta unohda.

 

[Mechanical Man]

Miten siinä voisi olla enemmän piitä ytimien päällä, ilman että se pii (liimattu tai ei) on paksumpi?

Oletin (mahdollisesti virheellisesti), että kaikki tietävät käytännössä kaikkien modernien piirien olevan ns. flip-chippejä. Nää 3d cache ryzenit tulee olemaan pitkästä aikaa jotain uutta tuon suhteen.

Oikeesti??

Alkuperäinen
xxxxxxx
ccccccc
xxxxxxx
xxxxxxx


ohennettu
xxxxxxx
ccccccc
xxxxxxx

päälle lisätty pii tasaamista varten
xxxxxxx
xxxxxxx
ccccccc
xxxxxxx

 

[pomk]

Oikeesti??

Alkuperäinen
xxxxxxx
ccccccc
xxxxxxx
xxxxxxx


ohennettu
xxxxxxx
ccccccc
xxxxxxx

päälle lisätty pii tasaamista varten
xxxxxxx
xxxxxxx
ccccccc
xxxxxxx

Ihan oikeasti: Flip chip - Wikipedia

Nykyisissä se logiikka on pohjimmaisena. Mitenkään et saa enempää piitä päälle ilman että (liimatusta) piipalasta tulee paksumpi.

 

[Requiem]

Kyllähän tuosta saa käsityksen että välimuistin kohdalle lisätään välimuistia ja ydinten kohdalle piitä (structural silicon), mikä saattaa aiheuttaa ongelmia. Toivottavasti olen väärässä ja uskon olevani, muutenhan tuossa ei olisi mitään mieltä.

 

[Mechanical Man]

Ihan oikeasti: Flip chip - Wikipedia

Nykyisissä se logiikka on pohjimmaisena. Mitenkään et saa enempää piitä päälle ilman että (liimatusta) piipalasta tulee paksumpi.

mitä sä tota jankkaat? onko sulle tullut jotenkin epäselväksi mitä tässä on käyty läpi? Sä et tajunnut miksi "ohennetaan ja lisätään piitä" voisi lisätä piitä logiikan päälle ilman, että piiri paksuuntuu, sä et tajunnut kun tykkäsin sun viestistäs että kiitos kun korjasit, että ei olekaan niin.

Lopeta jo tuo typerä jankkaaminen asiasta kun kukaan ei sulle väitä mitään vastaan. Kaikki ei ole mitään piirisuunnittelun ammattilaisia ja uutisista tulee kuva mikä tulee.

 

[demu]

Milan X (3D V-Cache) tietoja vuodettu.
Seuraavat mallit olisivat tuloillaan:

• EPYC 7773X 64 Core (100-000000504)
• EPYC 7573X 32 Core (100-000000506)
• EPYC 7473X 24 Core (100-000000507)
• EPYC 7373X 16 Core (100-000000508)

AMD EPYC Milan-X Server CPUs Leak Out, Up To 64 Zen 3 Cores & Possibly 3D V-Cache Stacks

AMD's next-generation EPYC Milan-X CPUs which will feature 3D V-Cache stacking design and up to 64 Zen 3 cores have leaked out.

wccftech.com

 

[demu]

Milan X hintatietoja on jo saatavilla (selvästi edeltäjiään arvokkaampia).

AMD EPYC Milan-X Server CPUs Listed With Preliminary Pricing - Flagship 64 Core EPYC 7773X For Over $10,000 US

Just a day after they were spotted, AMD's EPYC Milan-X 7003 server CPUs have now appeared in a retail listing at Zones

wccftech.com

Mielenkiinnolla odottelen Chagall -Threadrippereitä...

 

[demu]

Myös Threadripper Pro 5995WX (64 core) ja 5945WX (12 core) vuodettu.
Mitään varsinaisesti uutta näissä vuodoissa ei kuitenkaan ole.

AMD Ryzen Threadripper PRO 5995WX and 5945WX appear on distributed computing project website - VideoCardz.com

AMD Ryzen Threadripper PRO 5995WX with 64 cores, 5945WX with 12 cores AMD Threadripper series based on Zen3 architecture might have just appeared in the first leak. Two Threadripper PRO products displayed AMD “Family 25” (Zen3) CPUs have shown up on MilkyWay@Home, a volunteer distributed...

videocardz.com

 

[JiiPee]

Milan X hintatietoja on jo saatavilla (selvästi edeltäjiään arvokkaampia).

AMD EPYC Milan-X Server CPUs Listed With Preliminary Pricing - Flagship 64 Core EPYC 7773X For Over $10,000 US

Just a day after they were spotted, AMD's EPYC Milan-X 7003 server CPUs have now appeared in a retail listing at Zones

wccftech.com

Mielenkiinnolla odottelen Chagall -Threadrippereitä...

Nonih, AMD on alkanu oppia Intelin tavoille jotta aina kannattaa pyytää kun aina on niitä jotka maksaa. Hyvä pyytää noilla kun mallistosta löytyy halvempaa ja pienemmällä cachella olevaa tuotetta. Eli ne jotka tarttee tuota cache määrää ovat kyllä valmiita maksamaan siitä.

 

[hkultala]

Nonih, AMD on alkanu oppia Intelin tavoille jotta aina kannattaa pyytää kun aina on niitä jotka maksaa. Hyvä pyytää noilla kun mallistosta löytyy halvempaa ja pienemmällä cachella olevaa tuotetta. Eli ne jotka tarttee tuota cache määrää ovat kyllä valmiita maksamaan siitä.

Sen todella ison välimuistin valmistaminen myös maksaa AMDlle paljon (ja käyttää TSMCn "7nm" kapasiteettia, josta on ollut pulaa), joten ihan ymmärrettävää, että niihin myös laitetaan iso hintalappu.

Kun katsoo noita hintoja, niin suhteessa valmistuskustannuksiin vähäytimisissä malleissa tuo lisävälimuistin tuoma hintalisä on jonkin verran suurempi kuin sen tuoma suhteellinen valmistuskustannuslisä, 32 ytimen malleissa hintalisä on samaa luokkaa kuin suhteellinen valmistuskustannuslisä, ja 64 ytimen malleissa tuo lisäkakku on melkein ilmaista, hintalisä hyvin pieni vaikkasuhteellinen valmistuskustannuslisä suuri.

Syy tähän vähäytimisten mallien hinnoitteluun lienee se, että vähäytimisiä malleja hankitaan käyttöön, jossa joko 1) muistikaista tai 2) IO-kaista on pullonkaula, ja juuri tuossa muistikaistarajoitteisessa tilanteessa tämä isompi L3-kakku auttaa eniten, joten siitä voidaan pyytää eniten hintalisää.

Toisaalta, tuo 64-ytimen mallien välimuistin "alihinta" on silti outo. Voisi niistä enemmänkin pyytää. Mutta ehkä niissä lasketaan sitä, että jos suorituskykylisä on keskimäärin sen 10-15% luokkaa niin paljoa yli 10-15% hintalisä ei ole perusteltu hyvin rinnakkaistuvilla workloadeilla jotka voi myös ajaa suuremmalla määrällä hitaampia ytimiä tai hitaampia koneita.

 

[demu]

Nuo vuodetut hinnat ovat alustavia, ja tulevat tarkentumaan sitten lanseerauksen yhteydessä.
Varsin lähellä lanseerausta kuitenkin varmaan ollaan.
Tuolla tuotekoodiluettelossa on vielä varaus 48-ytimiselle versiolle (tähän lisättynä), joten sekin saatetaan nähdä.

• EPYC 7773X 64 Core (100-000000504)
• EPYC 7673X 48 Core (100-000000505)
• EPYC 7573X 32 Core (100-000000506)

 

[MOS6510]

Toisaalta, tuo 64-ytimen mallien välimuistin "alihinta" on silti outo. Voisi niistä enemmänkin pyytää. Mutta ehkä niissä lasketaan sitä, että jos suorituskykylisä on keskimäärin sen 10-15% luokkaa niin paljoa yli 10-15% hintalisä ei ole perusteltu hyvin rinnakkaistuvilla workloadeilla jotka voi myös ajaa suuremmalla määrällä hitaampia ytimiä tai hitaampia koneita.

Prosessorin hinta on pähkinöitä verrattuna monien core-lisensoitavien palvelinohjelmistojen lisenssihintoihin (kuten SQL Server Enterprise, Oracle DB Enterprise edition) tai vaikkapa Windows Server Datacenter edition. Tästä syystä on myynnissä myös yksittäisen ytimen suorituskykyä optimoivia versioita sekä Intelin että AMD:n prosessoreista (vähän ytimiä, mahdollisimman korkeat kellotaajuudet).

Ja jokainen palvelin on itsessään hallittava kokonaisuus, jonka ylläpidosta syntyy monenlaisia kustannuksia. Pienempi määrä palvelimia on yleensä aina parempi, kunhan kapasiteetin yksikköhinta ei nouse liikaa.

Eli 15% suorituskykylisästä voi hyvin maksaa enemmän kuin 15%.

 

[hik]

Merkitään spekulaatioketjuun, että Transient Execution of Non-Canonical Accesses mahdollisesti korjataan Zen neloseen (pdf).

"Contrary to nominal immunity, we discover that AMD Zen family CPUs exhibit transient execution patterns similar for Meltdown/MDS. Our analysis of exploitation possibilities shows that AMDs design decisions indeed limit the exploitability scope comparing to Intel CPUs, yet it may be possible to use them to amplify other microarchitectural attacks."

Zen 1-3 osalta spekuloin että mikrokoodipaikkaa ja/tai käyttistasolla aukkoa peittävää laastaria ei tule. Vaan softat ja käyttiksen ohjelmakoodi pitää (=pitäisi) käydä läpi ja korjata niiden suojaamiseksi tarvittavilta osin.

Korjatkaa jos spekuloin väärin. Jostain syystä en bongannut tästä juttua muualla täällä, en tosin niin isosti etsinytkään.

 

[MOS6510]

Nuo vuodetut hinnat ovat alustavia, ja tulevat tarkentumaan sitten lanseerauksen yhteydessä.
Varsin lähellä lanseerausta kuitenkin varmaan ollaan.
Tuolla tuotekoodiluettelossa on vielä varaus 48-ytimiselle versiolle (tähän lisättynä), joten sekin saatetaan nähdä.

• EPYC 7773X 64 Core (100-000000504)
• EPYC 7673X 48 Core (100-000000505)
• EPYC 7573X 32 Core (100-000000506)

48-ytiminen versio on joka kierroksella tullut aina pienellä viiveellä muiden pääversioiden (32- ja 64 ydintä) jälkeen, joten on luonnollista, että nytkin käy niin.

 

[Sami Riitaoja]

Merkitään spekulaatioketjuun, että Transient Execution of Non-Canonical Accesses mahdollisesti korjataan Zen neloseen (pdf).

"Contrary to nominal immunity, we discover that AMD Zen family CPUs exhibit transient execution patterns similar for Meltdown/MDS. Our analysis of exploitation possibilities shows that AMDs design decisions indeed limit the exploitability scope comparing to Intel CPUs, yet it may be possible to use them to amplify other microarchitectural attacks."

Zen 1-3 osalta spekuloin että mikrokoodipaikkaa ja/tai käyttistasolla aukkoa peittävää laastaria ei tule. Vaan softat ja käyttiksen ohjelmakoodi pitää (=pitäisi) käydä läpi ja korjata niiden suojaamiseksi tarvittavilta osin.

Korjatkaa jos spekuloin väärin. Jostain syystä en bongannut tästä juttua muualla täällä, en tosin niin isosti etsinytkään.

Juu ei tule korjausta muussa muodossa kuin että sandboksausta suorittavat ohjelmat pitää laittaa pyörimään user-modessa ja estää koodissa mahdollisuudet skannata muistia.

Eli tämä on Meltdown-tyyppinen vuoto, ei tarvita kikkailua spekulatiivisellä ajolla vaan muisti vuotaa ihan suorissa luvuissa kunhan alimmat 48 bittiä mätsää. Tämähän johtuu taas siitä että koko osoiteavaruutta ei käytetä TLB:ssä muistiosuma validoitaessa vaan AMD on tyytynyt 48:aan bittiin vastaten fyysistä muistiavaruutta ja loput 16 tarkastetaan vasta vaiheessa jossa data on jo ollut käytössä ja on siten vuodettavissa sivukanavien kautta.

AMD:n prossut onneksi kunnioittavat järjestelmätason muistirajoja, eli eri osoiteavaruuksien dataa ei vuoda kuten ei vuoda kernel/user-moodienkaan välillä.

Ja sama vuotohan toimii myös vanhemmilla Intelin prosessoreilla, uudemmat on jo paikattu tuon suhteen.

Sinällään jännää että moinen vuoto löydettiin vasta nyt.

 

[hkultala]

Eli tämä on Meltdown-tyyppinen vuoto, ei tarvita kikkailua spekulatiivisellä ajolla vaan muisti vuotaa ihan suorissa luvuissa kunhan alimmat 48 bittiä mätsää. Tämähän johtuu taas siitä että koko osoiteavaruutta ei käytetä TLB:ssä muistiosuma validoitaessa vaan AMD on tyytynyt 48:aan bittiin vastaten fyysistä muistiavaruutta ja loput 16 tarkastetaan vasta vaiheessa jossa data on jo ollut käytössä ja on siten vuodettavissa sivukanavien kautta.

Kyllä tässä tarvii käytännössä kikkailla spekulatiivisella suorituksella ihan samalla tavalla kuin Meltdowninkin kanssa, koska aivan kuten meltdownilla, laittomat lataukset osoitteesta jonka muistia ei saa ladata johtaa poikkeuksen lentämiseen käskyn valmistuessa (ja siten laittoman accessin tekevän ohjelman kaatumiseen). Näitä laittomia muistiaccesseja suorittavia käskyjä suorittavat ohjelmat voidaan suorittaa ilman ohjelman kaatumista vain kun se laiton muistiaccessi tehdään spekulatiivisesti.

 

[Sami Riitaoja]

Kyllä tässä tarvii kikkailla spekulatiivisella suorituksella ihan samalla tavalla kuin Meltdowninkin kanssa, koska aivan kuten meltdownilla, laittomat lataukset osoitteesta jonka muistia ei saa ladata johtaa poikkeuksen lentämiseen käskyn valmistuessa (ja siten laittoman accessin tekevän ohjelman kaatumiseen). Näitä laittomia muistiaccesseja suorittavia käskyjä suorittavat ohjelmat voidaan suorittaa ilman ohjelman kaatumista vain kun se laiton muistiaccessi tehdään spekulatiivisesti.

Meltdownin esimerkkikoodi koukuttaa virhekäsittelijän eli suora luku haluttuun osoitteeseen ilman mitään kikkailua spekulatiivisella koodinsuorituksella. Samalla try-catch tyylillähän useimmat sandboksaukset ja tavukoodikielet operoivat.

Tämähän versiohan ei AMD:llä vuoda yhtään mitään prosessin ulkopuolelta eli ongelma on aivan täysin vain sandboksaajien ilona. Suorituskyky varmasti kärsii jos muistiosoitukset pitää tehdä epäsuorina.

 

[hik]

Merkitään spekulaatioketjuun, että Transient Execution of Non-Canonical Accesses mahdollisesti korjataan Zen neloseen (pdf).

Kiitos kommenteista, selvittivät vähän asiaa.

Yllä oleva spekulaatio taitaa sisältää toisenkin spekulaation, eli Zen nelonen ei olisi tulossa vielä alkuvuodesta. Pitäisihän Zen 3 cache-version keritä hetkeksi valokeilaan ensin. Jos Zen 4 tulisi jo alkuvuodesta, aukon korjaamisen kanssa tulisi varmaan liian kiire. Jos se siis toivottavasti kuitenkin korjataan eikä vaan todeta ominaisuudeksi ja koodaajan vastuiksi.

 

[pomk]

Jos Zen 4 tulisi jo alkuvuodesta, aukon korjaamisen kanssa tulisi varmaan liian kiire.

Aukko oli ilmoitettu jo vuosi sitten amd:lle, silti todella tiukka aikataulu jos se on korjattu neloseen ja se tulis jo alkuvuodesta (tuskin).

 

[Samat]

Kiitos kommenteista, selvittivät vähän asiaa.

Yllä oleva spekulaatio taitaa sisältää toisenkin spekulaation, eli Zen nelonen ei olisi tulossa vielä alkuvuodesta. Pitäisihän Zen 3 cache-version keritä hetkeksi valokeilaan ensin. Jos Zen 4 tulisi jo alkuvuodesta, aukon korjaamisen kanssa tulisi varmaan liian kiire. Jos se siis toivottavasti kuitenkin korjataan eikä vaan todeta ominaisuudeksi ja koodaajan vastuiksi.

Tuohan on löydetty jo viimevuoden lokakuussa, jolloin saatettu AMD:n tietoon, mutta vasta nyt julkistettu laajemmalle yleisölle. Joten on niillä ollut jo tovi aikaa tehdä paikkauksia Zen 4:ään tuota varten. En tosin silti usko että nuo heti alkuvuodesta tulisi.

Meltdown-like Vulnerability Affects AMD Zen+ and Zen2 Processors | TechPowerUp

 

[ratkakapu]

Kiitos kommenteista, selvittivät vähän asiaa.

Yllä oleva spekulaatio taitaa sisältää toisenkin spekulaation, eli Zen nelonen ei olisi tulossa vielä alkuvuodesta. Pitäisihän Zen 3 cache-version keritä hetkeksi valokeilaan ensin. Jos Zen 4 tulisi jo alkuvuodesta, aukon korjaamisen kanssa tulisi varmaan liian kiire. Jos se siis toivottavasti kuitenkin korjataan eikä vaan todeta ominaisuudeksi ja koodaajan vastuiksi.

Zen4 on ollut ajoitettu aikaisintaan kesälle 2022 jo ainakin yli vuoden

 

[hik]

Zen4 on ollut ajoitettu aikaisintaan kesälle 2022 jo ainakin yli vuoden

Miten ajoitettu? Eikö se ole spekulaatiota?

 

[demu]

Miten ajoitettu? Eikö se ole spekulaatiota?

Kaikki spekulaatio on totta kunnes toisin todistetaan.
(Vanha bittiviidakon sananlasku)

 

[demu]

Ensimmäisiä AM5 ja SP5 (EPYC Genoa) coolereita lipsautettu julki.
Lisätietoa ja enemmän kuvia linkin takaa.

First coolers for AMD SP5 (Zen4 Genoa) and AM5 (Zen4 Raphael) sockets spotted - VideoCardz.com

AMD next-generation CPUs already have compatible coolers AMD Genoa and Raphael might be here yet, but there are appropriate cooling solutions for these Zen4 based processor series already. Cool Server already lists as many as 9 coolers for AMD SP5 and AM5 sockets. What is important to note is...

videocardz.com

 

[mltx]

Onko mitään indikaatiota että loppuvuonna tulisi myös uusia versioita kuluttaja prossuista?

Ajattelin juuri päivittää 5900X ja muistelen että aiemmin huhuttiin niitä Zen3+ malleja, mutta onko niistä enää mitään merkkejä ilmassa?

 

[pomk]

Onko mitään indikaatiota että loppuvuonna tulisi myös uusia versioita kuluttaja prossuista?

Ajattelin juuri päivittää 5900X ja muistelen että aiemmin huhuttiin niitä Zen3+ malleja, mutta onko niistä enää mitään merkkejä ilmassa?

Viimeisimpien tietojen mukaan edelleen tulossa loppuvuodesta. Siis noi Zen3 + 3d cache mallit.

 

[ratkakapu]

Viimeisimpien tietojen mukaan edelleen tulossa loppuvuodesta. Siis noi Zen3 + 3d cache mallit.

AMD julisti kesäkuussa kun se esitteli 3d-välimuistia, että sillä varustettujen prosessorien valmistus alkaa tänävuonna, mutta myyntiin tulisivat vasta ensivuoden puolella. Voihan ne sen tyyliin joulukuuhun saada aikaistettua

 

[pomk]

myyntiin tulisivat vasta ensivuoden puolella.

Mistä moinen tieto? Käsitin että tuo 'ottaa käyttöön tänä vuonna' (IO-techin uutisesta) olisi viitannut myyntiin, mutta sehän ei tosiaan välttämättä tarkoita juuri mitään kuluttajan näkökulmasta.

 

[ratkakapu]

Mistä moinen tieto? Käsitin että tuo 'ottaa käyttöön tänä vuonna' (IO-techin uutisesta) olisi viitannut myyntiin, mutta sehän ei tosiaan välttämättä tarkoita juuri mitään kuluttajan näkökulmasta.

Vähän sinnepäin luin noita uutisia, AMD ei tosiaan ole antanut mitään myyntiintulopäivää, vaan pelkästään että "prosessoreita aletaan valmistamaan tämän vuoden puolella".
Eli voivat ne tulla joskus marras-joulukuussa ehkä myyntiinkin jo, mutta veikkaan että vasta uudenvuoden jälkeen.

 

[hik]

Eli voivat ne tulla joskus marras-joulukuussa ehkä myyntiinkin jo, mutta veikkaan että vasta uudenvuoden jälkeen.

Ehkä julkaisupäivällä ei ole AMD:lle väliä, jos ne ehkä tällä hetkellä pystyvät myymään kaiken mitä pystyvät tuottamaan.

Muuten joulumyynnin missaaminen olisi monelle firmalle harmi juttu. Ei kai ole sattumaa, että uusi Windows ja Office kumpikin julkaistaan hyvissä ajoin ennen joulua.

Perus 5000-sarjaa voisi valmistaa ja myydä samaan aikaan 3dcache-prosujen kanssa ja jälkimmäisissä olisi mukavasti lisähintaa.

AMD:n kumppaneiden kannalta julkaisun meno joulun yli voisi olla harmi, vaikka se olisi AMD:lle ihan sama.

 

[mango]

Ehkä julkaisupäivällä ei ole AMD:lle väliä, jos ne ehkä tällä hetkellä pystyvät myymään kaiken mitä pystyvät tuottamaan.

Kuluttajapuolella varmaankin, tosin Intelin seuraavat prossut voi luoda hiukan painetta. Huhujen mukaan myös palvelinprosessoreihin (Milan-X) tulee tuo sama välimuistipäivitys, eli varmaankin samoja siruja tullaan käyttämään kuluttaja- ja palvelinprosessoreissa.

AMD Epyc 'Milan-X' Specifications Emerge in Leak

A whopping 768 MB of L3 cache and up to 280 W TDP

www.tomshardware.com

 

[hik]

välimuistipäivitys

Niin mietin juuri tätä onko päivitys oikea sana, koska päivitys on monesti jotain mikä korvaa edellisen tuotteen ja vastaa kilpailuun tarjoamalla samalla hinnalla enemmän tehoja markalla kuin ennen.

3dcache saattaa olla aikaisempaa kalliimpi valmistaa. Niin ite tekisin niin että pitäisin vanhat mallit myynnissä vanhaan hintaan mahdollisimman pitkään ja toisin uudet mallit uusiksi eri hintaryhmän vaihtoehdoiksi aikaisempaa kalliimpaan hintaan. Jolloin nämä siis ei olisi päivitys vaan jotain uutta. Toinen juttu onnistuuko tuo kuinka pitkään, mutta onhan hankalaa tienata miljoonia jos ei osaa olla ahne.

 

[JiiPee]

Ehkä julkaisupäivällä ei ole AMD:lle väliä, jos ne ehkä tällä hetkellä pystyvät myymään kaiken mitä pystyvät tuottamaan.

Muuten joulumyynnin missaaminen olisi monelle firmalle harmi juttu. Ei kai ole sattumaa, että uusi Windows ja Office kumpikin julkaistaan hyvissä ajoin ennen joulua.

Perus 5000-sarjaa voisi valmistaa ja myydä samaan aikaan 3dcache-prosujen kanssa ja jälkimmäisissä olisi mukavasti lisähintaa.

AMD:n kumppaneiden kannalta julkaisun meno joulun yli voisi olla harmi, vaikka se olisi AMD:lle ihan sama.

On sillä AMD:lle paljonkin väliä. Aivan varmasti haluaavat ajoittaa tuon julkaisun samoihin aikoihin kun Alder Lake kohina alkaa oikein kunnolla kuumeta, sillä saadaan sitä kohinaa vaimennettua.
Uutta tuotetta myyntiin lähellä nykyisten hintoja, AL todennäköisesti tuo kuitenkin hintapainetta nykyisille prossuille, joten niiden hintaa todennäköisesti tarvii tiputtaa. Onhan noita pieniä tarjouksia jo alkunut olla.

 

[ratkakapu]

On sillä AMD:lle paljonkin väliä. Aivan varmasti haluaavat ajoittaa tuon julkaisun samoihin aikoihin kun Alder Lake kohina alkaa oikein kunnolla kuumeta, sillä saadaan sitä kohinaa vaimennettua.
Uutta tuotetta myyntiin lähellä nykyisten hintoja, AL todennäköisesti tuo kuitenkin hintapainetta nykyisille prossuille, joten niiden hintaa todennäköisesti tarvii tiputtaa. Onhan noita pieniä tarjouksia jo alkunut olla.

Olen lähes varma, että vaikka Alder Lake prosessorit itsessään eivät välttämättä ole tolkuttoman kalliita, niin alustakustannus on ihan uudella levelillä uusien emojen ja DDR5 mustien kanssa

 

[hese_e]

Olen lähes varma, että vaikka Alder Lake prosessorit itsessään eivät välttämättä ole tolkuttoman kalliita, niin alustakustannus on ihan uudella levelillä uusien emojen ja DDR5 mustien kanssa

Kyllä sieltä tulee taatusti ddr4 muisteja tukevia emoja, mutta emolevyt itsestään on kyllä hyvin todennäköisesti kalliimpia mitä AM4 puolella.
Intel kiristi virtavaatimuksia ja jos pcie5 vedot ei kulje samoilla singalointivaatimuksilla (tuskin kulkee), mitä pcie4, niin emon hinta nousee.

Itse veikkaisin nykyisen 5000 sarjan halvetuvan noin 10% ja 3D cachella olevien ottavan nykyisten hintapaikan. Varmaan pelaavat kuitenkin odottelua AMD:lla, eli julkaisu vähän Intelin jälkeen ja hinnat on viilattu sopiviksi Alder Lakeen nähden.

 

[demu]

Melkoinen väite:
EPYC Turin has a max cTDP of 600W
Tuollainen ei serveriräkeissä toimi kuin tosi tehokkaalla nestejäähyllä.
Ehkä kyseessä on joku superkone-editio.

AMD EPYC "Turin" with Zen5 cores rumored to feature maximum TDP of 600W - VideoCardz.com

AMD EPYC 7005 Turin more than doubles maximum TDP of Milan 2022 and beyond, a decade of high-wattage PC components. It is no longer NVIDIA Lovelace, Hopper, and AMD RDNA3. AMD EPYC Turin is now joining the list of devices requiring lots of power. Presumably, a special version of the EPYC 7005...

videocardz.com

 

[Kizmo]

Melkoinen väite:
EPYC Turin has a max cTDP of 600W
Tuollainen ei serveriräkeissä toimi kuin tosi tehokkaalla nestejäähyllä.
Ehkä kyseessä on joku superkone-editio.

AMD EPYC "Turin" with Zen5 cores rumored to feature maximum TDP of 600W - VideoCardz.com

AMD EPYC 7005 Turin more than doubles maximum TDP of Milan 2022 and beyond, a decade of high-wattage PC components. It is no longer NVIDIA Lovelace, Hopper, and AMD RDNA3. AMD EPYC Turin is now joining the list of devices requiring lots of power. Presumably, a special version of the EPYC 7005...

videocardz.com

Miksei toimisi jos kyseessä on suurikokoinen mcm paketointi?

Teollisuushärveleissä jäähdytetään elektroniikasta ilmalla tuhansia watteja ilman mitään ongelmia. Siilit ei ole edes kuparia eikä lämpöputkiakaan näe juuri missään.

 

[Sinfo]

Tuo voi olla myös se HPC APU, jota huhuttu tulevaksi. Se selittäisi kovat energiankulutus lukemat, jos siellä paketissa olisi myös muutama GPU.

 

[JiiPee]

Melkoinen väite:
EPYC Turin has a max cTDP of 600W
Tuollainen ei serveriräkeissä toimi kuin tosi tehokkaalla nestejäähyllä.
Ehkä kyseessä on joku superkone-editio.

AMD EPYC "Turin" with Zen5 cores rumored to feature maximum TDP of 600W - VideoCardz.com

AMD EPYC 7005 Turin more than doubles maximum TDP of Milan 2022 and beyond, a decade of high-wattage PC components. It is no longer NVIDIA Lovelace, Hopper, and AMD RDNA3. AMD EPYC Turin is now joining the list of devices requiring lots of power. Presumably, a special version of the EPYC 7005...

videocardz.com

256 coresta huhuiltu, johan noi nykyset EPYC:t hörppii 280W niin ei toi nyt siinä valossa niin hurjalta kuulosta. Ja tosiaan jos vaikka paketoinnin fyysinen koko kasvaa jolloin chipletit jakautuu laajemmalle alueelle, niin ei sen jäähdyttäminen mikään ongelma ole vedellä.

 

[demu]

Uusia Zen 4, Zen4D ja Zen 5D-huhuja.
Moore’s Law is Dead -vuodon mukaan AMD olisi toteuttamassa vähävirtaisemmat 'little core' -ytimet Zen4D -ytimillä (D='Dense').
Ytimet olisivat pienempiä, sisältäsivät mm. vähemmän välimuistia ja toimisivat matalammilla kelloilla. IPC olisi hieman matalampi kuin tavallisilla Zen4 -ytimillä.
Mikroarkkitehtuuri olisi kuitenkin Zen4 -pohjainen, ja yhdelle chipletille ytimiä saisi 16 kpl.
Zen 4D:t toimisivat myös Zen5:ssa 'little core' -ytiminä.

Zen5:een luvataan sitten merkittävämpää suorituskykyloikkaa, jopa 20-40& IPC -parannusta.
Zen5:ssa työpöytäprosessori sisältäisi 8 Zen 5 -ydintä ja 16 Zen4D -ydintä, vaikka muitakin variaatioita tullaan varmasti näkemään.

Zen 4 Dense (Zen4D) might be AMD's answer to Intel Hybrid Technology - VideoCardz.com

Zen4 Dense leak might explain how AMD is going to tackle heterogeneous computing in next-gen CPUs AMD is developing a new type of microarchitecture known as Zen4D (Dense) designed specifically for specific workloads, claims the rumor. According to Moore’s Law is Dead, who is first to share the...

videocardz.com

AMD Zen 4D 'Dense' Core For Next-Gen Ryzen & EPYC CPUs Detailed: Up To 16 Cores Per Chiplet, New Cache Design & Tackles Intel's Hybrid Approach

AMD Zen 4D or Zen 4 Dense chiplet design for next-gen Ryzen & EPYC CPUs has been detailed and is expected to feature up to 16 cores per stack.

wccftech.com

 

[demu]

Genoa sampling to customers...

Bergamo (Zen 4c) 1H/2023

 

[JiiPee]

Jooh Lisa anto palaa oikein kunnolla, oli aika kovaa settiä.

 

[moukula]

Tuo nyt ainakin vahvistaa huhua että olisi tulossa nuo Zen4 dense-ytimet. Bergamo-alusta on ilmeisesti pelkkiä d-ytimiä niin paljon kuin vain yhteen sockettiin on mahdollista mahduttaa. Saa nähdä lähteekö Intel samaan kelkkaan, että olisi Sapphire Rapidsin rinnalle tilattavissa samalle socketille vaihtoehtoprossuna jättimäistä kasaa gracemont-ytimiä.

 

[Manager2k]

Aika kova parannus toi Milan-X ja vaatii asiakkaalta vain bios päivityksen. Olivat lisäksi saanneet uudeksi asiakkaaksi Metan.

 

[demu]

Tehdäänköhän tuo Bergamo niin, että itse chipletille laitetaan vähemmän välimuistia (pinta-ala saadaan pienemmäksi), mutta sitten pinotaan useampi 3D-SRAM -piiri välimuistiksi siihen päälle (HBM-tyylisesti siis)?

 

[demu]

AMD on drivereissään vahvistanut, että Zen 4 Epyceissä tulee olemaan 12-kanavainen DDR5-muistiväylä.
Muistikaista tulisi siis teoreettisesti olemaan 460.8 GB/s /prosessorikanta.

AMD Confirms Twelve DDR5 Memory Channels For Zen 4 EPYC CPUs

AMD publishes EDAC driver for Family 19h Models 10h-1Fh and A0h-AFh CPUs.

www.tomshardware.com