AMD CPU-spekulaatio (Zen6/Zen7 ...)

[JiiPee]

TSMC ei pysty lupaamaan yhtään mitään sellaista mikä olisi AMDlle riskien arvoista, eikä TSMCn myöskään olisi mitään järkeä alkaa lupaamaan mitään kuuta taivaalta, niillä kyllä riittää "5nm" tekniikalleen asiakkaita mobiili-SoC-puolelta ihan tarpeeksi, piireissä joilla uudessa valmistustekniikassa on paljon enemmän järkeä.

Mitä nyt huawei ilmeisesti tippumassa pakotteiden takia pois, taisi jossain olla juttua että huihai on TSMC:n toiseksi suurin asiakas.
Servereihin huonommin kellottuvat piirit menisi ongelmitta.

Early TSMC 5nm Test Chip Yields 80%, HVM Coming in H1 2020

www.anandtech.com

Kuten tuossakin hiukan vihjaillaan niin joku Zen 2 chipletti olisi kokonsa puolesta aika houkuttelva tuohon alkutuotantoon, mutta jos performance kirjastoja tarttee niin sitten ei välttämättä. Eikös tommonen chipletti ole kuitenkin joka yksinkertaisempi rakenteeltaan kuin highend mobiili SoC? Ne alkaa olla jo aika monimutkaisia härveleitä ja eivät edes mitään erityisen pieniä kun vertaa Zen chipletteihin.

5nm ollu riskituotannossa jo puolisen vuotta ainakin kun lasketaan tuon artikkelin kirjoitus hetkestä ja näillä näppylöillä ollaan siirtymässä varsinaiseen tuotantoon. Eiköhän tässä kuukausien aikana ole saannotkin parantunut.

This process is going to be the next step for any customer currently on the N7 or N7P processes as it shares a number design rules between the two.

En sitten tiedä että miten paljon tuo merkkaa mutta luulisin että säästää aikaa jonkin verran.

Mutta pelkkää spekulointiahan tämä kaikki on, ei tätä tartte niin vakavasti ottaa

 

[vemkki]

Huhupaja wccftech välittää päinvastaista huhua, eli jopa Ryzen 5000 olisi vielä 7 nm prosessilla valmistettu.

AMD 'Warhol' Ryzen 5000 CPUs Will Succeed Vermeer On The TSMC 7nm Process

A rumor from twitter (@mebiuw via Videocardz) is making the rounds and contradicting the DigiTimes report from earlier today about AMD planning to skip directly top 5nm for Vermeer. While the tweet has since been deleted, it is from an account that has posted reliable leaks in the past and as...

wccftech.com

Zen 3 olisi TSMC:n N7P-prosessilla valmistettu. N7+ olisi vielä pykälää parempi 7 nm prosessi.

 

[hkultala]

Huhupaja wccftech välittää päinvastaista huhua, eli jopa Ryzen 5000 olisi vielä 7 nm prosessilla valmistettu.

AMD 'Warhol' Ryzen 5000 CPUs Will Succeed Vermeer On The TSMC 7nm Process

A rumor from twitter (@mebiuw via Videocardz) is making the rounds and contradicting the DigiTimes report from earlier today about AMD planning to skip directly top 5nm for Vermeer. While the tweet has since been deleted, it is from an account that has posted reliable leaks in the past and as...

wccftech.com

Zen 3 olisi TSMC:n N7P-prosessilla valmistettu. N7+ olisi vielä pykälää parempi 7 nm prosessi.

Tosin kun lukee alkuperäiset lähteen, niin selviää, että näihin huhuihin sisältyy alunperin se, että tuo 5000-sarja olisi edelleen zen3.

ELi että zen3n ja zen4n väliin tulisi "zen+-tyyppinen" pikkurefresh.

ELi oleellinen huomio on, että näissä ei väitetä että zen4 olisi vielä "7nm".

 

[Kaotik]

En välttämättä hirvittävästi antaisi painoa noille "N7P"-huhuille, esim Navit on tehty koko ajan sillä eikä N7:llä vaikka on aina puhuttu ihan vain "perusmuotoisesta 7nm prosessista"
Zen 2 -siruista ei taida olla varmaa tietoa onko N7 vai N7P mutta jossain vaiheessa ainakin tuli sellainen käsitys, että N7P on "drop in replacement" ja kaikki N7:t muuttuisi N7P:ksi sitä mukaa kun TSMC saa linjoja päivitetyksi.

 

[Taneli-]

Toki se teoriassa olisi kiva jos tulisi pikkurefreshejä mutta olen käsittänyt että tämän 2020 jälkeen se seuraava tulisi uudella kannalla, uusilla muisteilla (DDR5) joskus ehkä 2022 tjsp.

Toki jos Intel antaa siimaa miksei AMD voisi tehdä pikku parannuksia kuten nyt on kait tulossa uudet versiot 3000 sarjaan X tai XT tai mitä nyt puhellaankaan. Eli teoriassa se on "+" tyyppinen parannus ja onhan se ihan käytännössäkin toki parannus jos kellotaajuudet nousevat ihan silmin nähden eikä vaan "luvattu" maksimi mitä ei ikinä ilmalla jäähdyttäen edes nähdä.

 

[JiiPee]

Zen 2 -siruista ei taida olla varmaa tietoa onko N7 vai N7P mutta jossain vaiheessa ainakin tuli sellainen käsitys, että N7P on "drop in replacement" ja kaikki N7:t muuttuisi N7P:ksi sitä mukaa kun TSMC saa linjoja päivitetyksi.

Niin se oman käsitykseni mukaan on näin. Ehkä TSMC on päivittänyt suurimman osan N7P ja nää huhutus refreshit on sen satoa + noi jotkut sarjat vanhaa jotka vaikuttaisi kulkevan jonkinverran paremmin.

 

[Kaotik]

Toki se teoriassa olisi kiva jos tulisi pikkurefreshejä mutta olen käsittänyt että tämän 2020 jälkeen se seuraava tulisi uudella kannalla, uusilla muisteilla (DDR5) joskus ehkä 2022 tjsp.

Toki jos Intel antaa siimaa miksei AMD voisi tehdä pikku parannuksia kuten nyt on kait tulossa uudet versiot 3000 sarjaan X tai XT tai mitä nyt puhellaankaan. Eli teoriassa se on "+" tyyppinen parannus ja onhan se ihan käytännössäkin toki parannus jos kellotaajuudet nousevat ihan silmin nähden eikä vaan "luvattu" maksimi mitä ei ikinä ilmalla jäähdyttäen edes nähdä.

Zen 4 tulee DDR5, kysymys on lähinnä tuleeko se 2021 vai 2022

 

[pomk]

Zen 4 tulee DDR5, kysymys on lähinnä tuleeko se 2021 vai 2022

Ja tuleeko sitä ennen zen3 refresh tai tuleeko zen4 desktop versiot mahdollisesti (myös) ddr4 io piirillä.

 

[demu]

AMD Ryzen 9 3900XT, Ryzen 7 3800XT, and Ryzen 5 3600XT Get Early Listing

French retailer Materiel.net listed the upcoming AMD Ryzen 9 3900XT, Ryzen 7 3800XT, and Ryzen 5 3600XT desktop processors. The 3900XT is listed at 499€, the 3800XT at 459€, and the 3600XT at 319€, inclusive of VAT. These prices could be opportunistic, and set entirely by the retailer to win...

www.techpowerup.com

 

[hsalonen]

AMD Ryzen 9 3900XT, Ryzen 7 3800XT, and Ryzen 5 3600XT Get Early Listing

French retailer Materiel.net listed the upcoming AMD Ryzen 9 3900XT, Ryzen 7 3800XT, and Ryzen 5 3600XT desktop processors. The 3900XT is listed at 499€, the 3800XT at 459€, and the 3600XT at 319€, inclusive of VAT. These prices could be opportunistic, and set entirely by the retailer to win...

www.techpowerup.com

Ei kyllä tuohon hintaan.. Ja kuka ostaa 3800XT:n, jos 40€ enemmän saa 12-coren???

Käytännössä XTrat on
~20€ 3900XT
~130€ 3800XT (joo, vertaan 3700X:ään)
~130€ 3600XT (joo, vertaan 3600:een)

Aika kova hinta kelloista..

 

[Puurokulho]

Ei kyllä tuohon hintaan.. Ja kuka ostaa 3800XT:n, jos 40€ enemmän saa 12-coren???

Käytännössä XTrat on
~20€ 3900XT
~130€ 3800XT (joo, vertaan 3700X:ään)
~130€ 3600XT (joo, vertaan 3600:een)

Aika kova hinta kelloista..

VideoCardzin uutisessa tästä samaisesta listauksesta mainittiin että kyseisen nettiputiikin hinnottelu on yleensä melkosesti korkeempi kun muilla putiikeilla. Jutun pohjalla on tehty vertailua nykysten prossujen hinnottelusta Materielin ja muiden kauppojen välillä ja erot on melko huomattavia:

"This post is not about the prices, because Materiel’s pricing is generally very high compared to other French and European sellers. Thus, the chart you see below has two columns: for Materiel alone and EU-wide pricing at launch and current. This should equip you with an idea of how much cheaper they may be in other stores. "

AMD Ryzen 9 3900XT, Ryzen 7 3800XT and Ryzen 5 3600XT listed by French retailer

 

[Griffin]

Nuo tuollaiset etukäteishinnat voivat heitellä paljonkin. Ei noiden perusteella kannata tulla mihinkään johtopäätöksiin lopullisista hinnoista.

 

[Stephen Elop]

Onko zen3 ongelmissa vai pahasti myöhässä? Zen3 piti tulla tänä vuonna, joten näiden refresh prossujen julkaisu tuntuu vähän turhalta liikkeeltä. Vai voisiko nää olla jotain koe-erää prosessista mitä Zem3 prossuissa tullaan käyttämään?

 

[Samat]

Onko zen3 ongelmissa vai pahasti myöhässä? Zen3 piti tulla tänä vuonna, joten näiden refresh prossujen julkaisu tuntuu vähän turhalta liikkeeltä. Vai voisiko nää olla jotain koe-erää prosessista mitä Zem3 prossuissa tullaan käyttämään?

Ilmeisesti tuo prosessi vaan sen verran parantunut, että saadaan korkeammalla kellotaajuudella olevat versiot julkaistua. Liekkö tuolla myös boost käyttäytymistä hiottu. Ja jos nuo huhut, että Zen3 olisi siirretty TSMC:n 5nm+ prosessille, pitää paikkansa jäisi noiden myynnille kuitenkin jonkin verran aikaa (julkaisu Q1 2021).

Edit. Jokainen siru pitää suunnitella ja validoida erikseen joka prosessille, jolla sitä valmistetaan, joten Zen2 siirtäminen eri prosessille koe mielessä olisi aika kallista ja ei edes onnistuisi tällä aikataululla. Luultavasti tämä oli vain nopein tapa vastata Intelin uusiin prosessoreihin parantuneen prosessin laadun ja saantojen ansiosta. Jos nämä uudet versiot saadaan binnauksen avulla, niin siitä aiheutuvat kustannukset lienevät minimaaliset.

 

[vemkki]

Onko zen3 ongelmissa vai pahasti myöhässä? Zen3 piti tulla tänä vuonna, joten näiden refresh prossujen julkaisu tuntuu vähän turhalta liikkeeltä. Vai voisiko nää olla jotain koe-erää prosessista mitä Zem3 prossuissa tullaan käyttämään?

Mäkin mietin kyllä sitä, että todennäköisesti Zen 3 tulee aika myöhään, kun tällaisia lähdetään julkaisemaan tässä vaiheessa. Ihan riippumatta siitä, että millä prosessilla Zen 3 tehdään.

 

[Puurokulho]

Onko zen3 ongelmissa vai pahasti myöhässä? Zen3 piti tulla tänä vuonna, joten näiden refresh prossujen julkaisu tuntuu vähän turhalta liikkeeltä. Vai voisiko nää olla jotain koe-erää prosessista mitä Zem3 prossuissa tullaan käyttämään?

Oma veikkaus on että nää refreshit julkastaan osaltaan sen takia että chipletien laatu on parantunu siinä määrin että aikasemmin 3950X/TR tason lastut voidaan ottaa käyttöön alemman tason prossuissakin, osaltaan sen takia että refreshillä saadaan myynithinnat pidettyä korkeemmalla ja osaltaan suoraks vastaukseks Comet Lakelle. Eipä tuossa taida paljoo muusta olla kyse kun binnauksesta, resursseja tämä tuskin liiemmin vie ja jaksan epäillä että tällä olis oikeestaan mitään vaikutusta Zen3:n julkasuun. Tosin aikasemmin huhuttu elo-syyskuun julkasuaikataulu Zen3:lle tuskin pitää paikkansa, mut eiköhän nuo marraskuussa kaupoista löydy.

Edit: Ja tietty kun B550 emolevyt on tulossa vihdoista viimein myyntiin seuraavan kuukauden sisään, niin näillä refresheillä saadaan "uusia" prossuja myyntiin uusien emolevyjen kanssa. Loppupeleissä ihan looginen veto AMD:ltä, mutta Zen2 prossujen nykysille omistajille melkosen turha julkasu.

 

[Griffin]

Oma veikkaus on että nää refreshit julkastaan osaltaan sen takia että chipletien laatu on parantunu siinä määrin että aikasemmin 3950X/TR tason lastut voidaan ottaa käyttöön alemman tason prossuissakin, osaltaan sen takia että refreshillä saadaan myynithinnat pidettyä korkeemmalla ja osaltaan suoraks vastaukseks Comet Lakelle. Eipä tuossa taida paljoo muusta olla kyse kun binnauksesta, resursseja tämä tuskin liiemmin vie ja jaksan epäillä että tällä olis oikeestaan mitään vaikutusta Zen3:n julkasuun. Tosin aikasemmin huhuttu elo-syyskuun julkasuaikataulu Zen3:lle tuskin pitää paikkansa, mut eiköhän nuo marraskuussa kaupoista löydy.

Edit: Ja tietty kun B550 emolevyt on tulossa vihdoista viimein myyntiin seuraavan kuukauden sisään, niin näillä refresheillä saadaan "uusia" prossuja myyntiin uusien emolevyjen kanssa. Loppupeleissä ihan looginen veto AMD:ltä, mutta Zen2 prossujen nykysille omistajille melkosen turha julkasu.

Tosin ei ne ZEN2 prosessorit herkeää toimimasta, vaikka ZEN3 tuleekin sitten joskus saataville. Ei se ZEN3 ole mitenkään välttämättä järkevä päivitys, läheskään kaikille ZEN2 käyttäjille (Koska esim emojen tuki). Lisäksi suorituskykyerostakaan ei ole vielä mitään luotettavaa tietoa, erilaisilla sovellutuksilla.

Muutoinkin ZEN3:sessa on taas senverran uutta, että jos ei halua betatestaajaksi, niin kannattaa antaa olla sen markkinoilla muutamia kuukausia, ennenkuin ostaa.

Ja jos ovat keksineet, miten prossun pahinta pullonkaulaa saadaan helpotettua, niin toki päivitys kannattaa julkaista. Voihan se Zen3 sisältää vastaavan, mutta asian kehittely / muokkaus on ehtinyt jo Zen2:een. Tosin jos se on ollut potentiaalisesti ongelmallinen muutos, niin Zen2:n eka revisio on tehty vanhalla tekniikalla ko kohdan osalta.
Ei se ole mitenkään ihmeellistä, että prosessorista tulee uusi revisio, jossa on jotain kohtaa paranneltu (Ja siten esim kelloja voidaan nostaa). Zen2 on vielä tuoltaosin melko mutkikas, kun tuo kellottuvuus riippuu varmasti piisiruista ja interposerista (vai mikä se nyt oli).

 

[vemkki]

Ei se ole mitenkään ihmeellistä, että prosessorista tulee uusi revisio, jossa on jotain kohtaa paranneltu (Ja siten esim kelloja voidaan nostaa). Zen2 on vielä tuoltaosin melko mutkikas, kun tuo kellottuvuus riippuu varmasti piisiruista ja interposerista (vai mikä se nyt oli).

Mä en hetkeäkään usko, että on muutettu yhtään mitään muuta kuin ehkä korjattu kriittisiä bugeja. Siihen päälle sitten prosessin hienoinen parantuminen. Joka tapauksessa Ryzenin taipaleella ei ole aiemmin tällaista nähty, joten on tämä muutos aiempaan strategiaan.

 

[hsalonen]

Mä en hetkeäkään usko, että on muutettu yhtään mitään muuta kuin ehkä korjattu kriittisiä bugeja. Siihen päälle sitten prosessin hienoinen parantuminen. Joka tapauksessa Ryzenin taipaleella ei ole aiemmin tällaista nähty, joten on tämä muutos aiempaan strategiaan.

Eiköhän kyse ole siitä samasta vanhasta väännöstä: kilpailija julkaisee tuotteita, niin niille kaivetaan vastinparit.

Aika selkeästi 10600K:ta vastaan on 3600XT, 10700K:ta vastaan 3800XT ja tuo 3900XT sitten positioitu 10900K:ta vastaan.

Samalla voi vähän nostaa hintoja, kun Intelkin on kalliimpi. Nämä varmaan on matkalla testisivustoille jo, että saadaan vertailuun Inteliä vastaan.

 

[hkultala]

Ja jos ovat keksineet, miten prossun pahinta pullonkaulaa saadaan helpotettua, niin toki päivitys kannattaa julkaista. Voihan se Zen3 sisältää vastaavan, mutta asian kehittely / muokkaus on ehtinyt jo Zen2:een. Tosin jos se on ollut potentiaalisesti ongelmallinen muutos, niin Zen2:n eka revisio on tehty vanhalla tekniikalla ko kohdan osalta.

Siellä ei todellakaan oteta käyttöön yhtään mitään "uutta tekniikkaa" zen2->zen2 refesh-välillä. Kyseessä on aivan sama layout, siellä voidaan muuttaa muutamaa yksittäistä transitoria siellä täällä siten että se ei vaikuta piirin layouttiin.

Siellä voidaan korkeintaan
1) lisätä johonkin väliiin pari transistoria joilla saadaan jotain pidemmän matkan kulkevaa signaalia vahvistettua siten että se kulkee nopeammin, ja toisaalta
2) lisätä johonkin muutama logiikkaportti (tai siis ne ne toteuttavat transistorit) että saadaan joku hyvin helpolla korjattavissa oleva bugi korjattua, jos sille sattui olemaaan tilaa siinä paikassa.

Nämä on niitä normaaleja piirien revisioneiden eroja.

Ylivoimaisesti oleellisin ero noissa on se, että valmistustekniikka on vuoden aikana "kypsynyt" että piiristä vaan sen kautta saadaan kelloa lisää.

Zen2 on vielä tuoltaosin melko mutkikas, kun tuo kellottuvuus riippuu varmasti piisiruista ja interposerista (vai mikä se nyt oli).

Ensinnäkään, siellä ei ole mitään interposeria, siellä käytetään ihan samanlaisia tekniikoita niiden piilastujen yhdistämiseen kuin mitä käytettiin jo Pentium Pro:ssa vuonna 1995.

Toisekseen sillä, että onko muistiohjain samalla piilastulla vai eri piilastulla ja onko paketissa yksi vai useampi piilastu, ei ole mitään merkitystä sen kannalta, paljonko kelloja ytimistä saadaan irti.

 

[KognaK]

Ei kyllä tuohon hintaan.. Ja kuka ostaa 3800XT:n, jos 40€ enemmän saa 12-coren???

Käytännössä XTrat on
~20€ 3900XT
~130€ 3800XT (joo, vertaan 3700X:ään)
~130€ 3600XT (joo, vertaan 3600:een)

Aika kova hinta kelloista..

Jotta verrataan omenoita omenoihin niin tässä hinnat tuolta ranskis-kaupasta:
3900X 515e
3800X 430e
3700X 370e
3600X 270e
3600 220e

Jep, kallista on. 3900X on jopa kalliimpi kuin 3900XT ennakkohinta.

 

[Griffin]

Siellä ei todellakaan oteta käyttöön yhtään mitään "uutta tekniikkaa" zen2->zen2 refesh-välillä. Kyseessä on aivan sama layout, siellä voidaan muuttaa muutamaa yksittäistä transitoria siellä täällä siten että se ei vaikuta piirin layouttiin.

Siellä voidaan korkeintaan
1) lisätä johonkin väliiin pari transistoria joilla saadaan jotain pidemmän matkan kulkevaa signaalia vahvistettua siten että se kulkee nopeammin, ja toisaalta
2) lisätä johonkin muutama logiikkaportti (tai siis ne ne toteuttavat transistorit) että saadaan joku hyvin helpolla korjattavissa oleva bugi korjattua, jos sille sattui olemaaan tilaa siinä paikassa.

Nämä on niitä normaaleja piirien revisioneiden eroja.

Ylivoimaisesti oleellisin ero noissa on se, että valmistustekniikka on vuoden aikana "kypsynyt" että piiristä vaan sen kautta saadaan kelloa lisää.



Ensinnäkään, siellä ei ole mitään interposeria, siellä käytetään ihan samanlaisia tekniikoita niiden piilastujen yhdistämiseen kuin mitä käytettiin jo Pentium Pro:ssa vuonna 1995.

Toisekseen sillä, että onko muistiohjain samalla piilastulla vai eri piilastulla ja onko paketissa yksi vai useampi piilastu, ei ole mitään merkitystä sen kannalta, paljonko kelloja ytimistä saadaan irti.

Sikäli, kun ongelmana on piisirujen välisen väylän kellojen tökkiminen (Sehän se käsittääkeni Zenissä on tökkinyt), niin yksikin transistori voi auttaa. Samoin voi auttaa sen palan kehittely, joka yhdästää ne piisirut toisiinsa, vaikka itse siruissa ei muutettaisi mitään.

 

[HFK]

Tässäku AMD tiputti tuen niin monelta vanhemmalta emolevyltä tulevien zen3 prosessorien osalta. Niin tämä nämä refresh mallitha on suoraan se porkkana kepin jälkeen. Tai minä ainakin kävin näitä jo harkitsenaan mutta luotetaan nyt että se tuki x470 alustalle tulee.

 

[ratkakapu]

Tässäku AMD tiputti tuen niin monelta vanhemmalta emolevyltä tulevien zen3 prosessorien osalta. Niin tämä nämä refresh mallitha on suoraan se porkkana kepin jälkeen. Tai minä ainakin kävin näitä jo harkitsenaan mutta luotetaan nyt että se tuki x470 alustalle tulee.

AMD pyörti jo päätöksen tiputtaa zen 3 tuki 400-piirisarjoilta.

Nämä nyt saattaa toimia jopa ilman BIOS-päivitystä, kun ovat samoja siruja kuin nykyisetkin prossut.

 

[hkultala]

https://ir.amd.com/static-files/fd06c15e-0241-424d-9fd9-5a469d96012d

Voitaisiinko nyt lopullisesti haudata kaikki huhut siitä että zen3 olisi 5nm?

Uunituore sijoittajapaketti sanoo hyvin selvästi "7nm" sille

 

[Kaotik]

https://ir.amd.com/static-files/fd06c15e-0241-424d-9fd9-5a469d96012d

Voitaisiinko nyt lopullisesti haudata kaikki huhut siitä että zen3 olisi 5nm?

Uunituore sijoittajapaketti sanoo hyvin selvästi "7nm" sille

En ymmärrä miksi ne ikinä edes saivat tuulta alleen, kun oli juuri hetkeä ennen kuin nämä huhut lähtivät liikkeelle vielä erikseen varmistettu että on 7nm

 

[JiiPee]

En ymmärrä miksi ne ikinä edes saivat tuulta alleen, kun oli juuri hetkeä ennen kuin nämä huhut lähtivät liikkeelle vielä erikseen varmistettu että on 7nm

Kait ne siitä huihain bännistä sai tuulta alleen kun huhu että huihai on bookannut seuraaviksi kuukausiksi erittäin isolla tilauksella 7nm täyteen.

 

[Kaotik]

Kait ne siitä huihain bännistä sai tuulta alleen kun huhu että huihai on bookannut seuraaviksi kuukausiksi erittäin isolla tilauksella 7nm täyteen.

Se ei selitä yhtään mitään, ei ole olemassa mitään järkiperustettu miksi AMD ehdontahdoin myöhästyttäisi tuotettaan siirtääkseen sen toiselle prosessille, mille on kuitenkin tulossa Zen 4 myöhemmin.

 

[pomk]

Se ei selitä yhtään mitään, ei ole olemassa mitään järkiperustettu miksi AMD ehdontahdoin myöhästyttäisi tuotettaan siirtääkseen sen toiselle prosessille, mille on kuitenkin tulossa Zen 4 myöhemmin.

Vaikka huhu lähtökohtaisesti täysin älytön onkin, niin periaatteessa kunhan kirjastot on yhteensopivat ja jos nyt sattumalta sillä 5nm linjastolla on tyhjää tän huawei-keissin takia, niin ne voisi osan prossuista tuottaa tolla 5nm linjastolla samaan tapaan kuin ryzen 2000 sarja tehtiin 12nm prosessilla mutta 14nm kirjastolla. Näin saataisiin keskimäärin pikkasen paremmin kulkevia lastuja tarkemman valotusprosessin takia. Jos kirjastot ei oo yhteensopivia niin sitten tietenkään moinen ei onnistu ja koko homma on 100% huuhaata.

 

[JiiPee]

Se ei selitä yhtään mitään, ei ole olemassa mitään järkiperustettu miksi AMD ehdontahdoin myöhästyttäisi tuotettaan siirtääkseen sen toiselle prosessille, mille on kuitenkin tulossa Zen 4 myöhemmin.

Eiköhän ne tuosta lähteny liikkeelle.

 

[Kaotik]

Vaikka huhu lähtökohtaisesti täysin älytön onkin, niin periaatteessa kunhan kirjastot on yhteensopivat ja jos nyt sattumalta sillä 5nm linjastolla on tyhjää tän huawei-keissin takia, niin ne voisi osan prossuista tuottaa tolla 5nm linjastolla samaan tapaan kuin ryzen 2000 sarja tehtiin 12nm prosessilla mutta 14nm kirjastolla. Näin saataisiin keskimäärin pikkasen paremmin kulkevia lastuja tarkemman valotusprosessin takia. Jos kirjastot ei oo yhteensopivia niin sitten tietenkään moinen ei onnistu ja koko homma on 100% huuhaata.

Se "12nm prosessi" oli viilattu 14nm, ei mikään uusi node. N5 on uusi node eikä se käytä samoja kirjastoja kuin N7x:t. N5P on sitten yhteensopiva N5:n kanssa samaan tapaan kuin N7P N7:n

 

[pomk]

Se "12nm prosessi" oli viilattu 14nm, ei mikään uusi node. N5 on uusi node eikä se käytä samoja kirjastoja kuin N7x:t. N5P on sitten yhteensopiva N5:n kanssa samaan tapaan kuin N7P N7:n

Eikö kaikki nodet ole lähtökohtaisesti vain iteraatioita aiemmista? Välillä vaihtuu yksittäiset materiaalit ja valotusmaskeista saadaan tarkempia mm. valonlähteitä hifistelemällä, mutta ihan samalla perusperiaatteella noi kaikki on tähän mennessä toimineet.

Ei niiden tarvitse käyttää samoja kirjastoja, riittää että vanhan prosessin kirjaston elementit on yhteensopivia uuden prosessin suunnittelusääntöjen kanssa. N5 en löytänyt kyseistä tietoa, mutta esim. N6 on täysin yhteensopiva N7:n kanssa vaikka kyseessä on uusi prosessi.

Hukkaanhan moisessa menee uuden prosessin monet hyödyt ja siksi en ainakaan tuohon N5 prosessilla N7 tuotteiden tekemiseen usko. Niille huawein osuuksille löytyy kyllä ostajia.

 

[Kaotik]

Eikö kaikki nodet ole lähtökohtaisesti vain iteraatioita aiemmista? Välillä vaihtuu yksittäiset materiaalit ja valotusmaskeista saadaan tarkempia mm. valonlähteitä hifistelemällä, mutta ihan samalla perusperiaatteella noi kaikki on tähän mennessä toimineet.

Ei niiden tarvitse käyttää samoja kirjastoja, riittää että vanhan prosessin kirjaston elementit on yhteensopivia uuden prosessin suunnittelusääntöjen kanssa. N5 en löytänyt kyseistä tietoa, mutta esim. N6 on täysin yhteensopiva N7:n kanssa vaikka kyseessä on uusi prosessi.

Hukkaanhan moisessa menee uuden prosessin monet hyödyt ja siksi en ainakaan tuohon N5 prosessilla N7 tuotteiden tekemiseen usko. Niille huawein osuuksille löytyy kyllä ostajia.

N6 on erikseen nimenomaan suunniteltu N7(P):n helpoksi jatkumoksi, ehkä se 12nm olisi tuolle sopiva vertauskuva.

 

[hkultala]

Eikö kaikki nodet ole lähtökohtaisesti vain iteraatioita aiemmista? Välillä vaihtuu yksittäiset materiaalit ja valotusmaskeista saadaan tarkempia mm. valonlähteitä hifistelemällä, mutta ihan samalla perusperiaatteella noi kaikki on tähän mennessä toimineet.

Ei.

Ensinnäkin, esim. TSMCn "7+" ja "5nm" prosessien EUV-litografia verrattuna aiempiin prosesseihin tarkoittaa aivan eri periaatteita sille, miten se valo generoidaan/ohjataan; EUVissa ei ole kyse pelkästään aallonpituuden pienentämisestä. En kutsuisi tätä pelkäksi "hifistelyksi".

Mutta toki kaikki on silti edelleen litografiaa, sillä hyvin korkealla tasolla "perusperiaate" on aivan sama. Mutta tämä vähän sama kuin että väitettäisiin, että mopo ja rekka-auto ovat vaan iteraatioita toisistaan koska molemmat liikkuvat pyörillä ja toimivat polttomoottorilla, "samalla perusperiaatteella".

Toisekseen, GFn "14nm" ja "12nm" prosesseilla oli aivan samat oleelliset mitat (MMP ja CCP). Niiden välillä ei matalalla tasolla pienennetty yhtään mitään
siellä on vaan
1) (mitään pienentämättä) jotain pientä viilausta jossain jonka takia suorituskyky inasen parempi (yleensä/aiemmin tällaisen takia ei aleta/alettu kutsumaan prosessia pienemmällä numerolla, esim. intel lisää tällaisista vaan plussia prosessin nimen perään)
2) Samoihin aikoihin kun tehtiin tämä pieni optimointi, tuotiin uudet koko-optimoidut (ei suorituskyky-optimoidut) standardikirjastot joilla sai niitä käyttävän logiikan tiheämpään (ja joita ei käsittääkseni zen+ssa käytetty). En näe mitään varsinaista estettä sille, että näitä olisi voitu tuoda jo ilman niitä viilauksia mitä itse valmistusprosessiin tehtiin, tämä vaan bundlattiin sen valmistusprosessin pikkuviilauksen kylkeen ja markkinointi keksi että "kutsutaanpas sitä pienemmällä numerolla". Mutu: Voi toki olla, että ilman niitä valmistusprosessin pikkuviilauksia näiden pienempien standardikirjastojen suorituskyky olisi ollut sen verran huono, että harva olisi niitä halunnut käyttää.

 

[pomk]

Ei.

Ensinnäkin, esim. TSMCn "7+" ja "5nm" prosessien EUV-litografia verrattuna aiempiin prosesseihin tarkoittaa aivan eri periaatteita sille, miten se valo generoidaan/ohjataan; EUVissa ei ole kyse pelkästään aallonpituuden pienentämisestä. En kutsuisi tätä pelkäksi "hifistelyksi".

Mutta toki kaikki on silti edelleen litografiaa, sillä hyvin korkealla tasolla "perusperiaate" on aivan sama. Mutta tämä vähän sama kuin että väitettäisiin, että mopo ja rekka-auto ovat vaan iteraatioita toisistaan koska molemmat liikkuvat pyörillä ja toimivat polttomoottorilla, "samalla perusperiaatteella".

Toisekseen, GFn "14nm" ja "12nm" prosesseilla oli aivan samat oleelliset mitat (MMP ja CCP). Niiden välillä ei matalalla tasolla pienennetty yhtään mitään
siellä on vaan
1) (mitään pienentämättä) jotain pientä viilausta jossain jonka takia suorituskyky inasen parempi (yleensä/aiemmin tällaisen takia ei aleta/alettu kutsumaan prosessia pienemmällä numerolla, esim. intel lisää tällaisista vaan plussia prosessin nimen perään)
2) Samoihin aikoihin kun tehtiin tämä pieni optimointi, tuotiin uudet koko-optimoidut (ei suorituskyky-optimoidut) standardikirjastot joilla sai niitä käyttävän logiikan tiheämpään (ja joita ei käsittääkseni zen+ssa käytetty). En näe mitään varsinaista estettä sille, että näitä olisi voitu tuoda jo ilman niitä viilauksia mitä itse valmistusprosessiin tehtiin, tämä vaan bundlattiin sen valmistusprosessin pikkuviilauksen kylkeen ja markkinointi keksi että "kutsutaanpas sitä pienemmällä numerolla". Mutu: Voi toki olla, että ilman niitä valmistusprosessin pikkuviilauksia näiden pienempien standardikirjastojen suorituskyky olisi ollut sen verran huono, että harva olisi niitä halunnut käyttää.

Kuitenkin esim. TSMC N6 on EUV, N7 ja N7P eivät ole ja tästä huolimatta N6 on _täysin yhteensopiva_ noiden kahden ei EUV 7nm prosessin kanssa. Hurjasti muuttunut vissiin kaikki ku toimii 1:1 vanhat leiskat.

Sun mopo/auto vertailu on kans hieman hassu. Voisitko selittää että missä vaiheessa auto -prosessi muuttui mopo -prosessiksi (tai toisin päin) näissä litografiahommissa? Molempien pitää olla vielä tuotannossakin kun kerran mopoja ja autojakin vielä valmistetaan
Joku polttomoottorivertaus olis vielä ehkä ollut ihan validi, sillä ei niissäkään mitään kovin kummoista ole tapahtunut viimeisen 50 vuoden aikana.

 

[JiiPee]

Joku polttomoottorivertaus olis vielä ehkä ollut ihan validi, sillä ei niissäkään mitään kovin kummoista ole tapahtunut viimeisen 50 vuoden aikana.

offtopikkii mutta oli pakko tarttua.

Mitä nyt tullu monipiste suoraruiskutusta, valurautaiset lohkot vaihtunu alumiiniseoksiin, muuttuvat venttiilileiden ajotukset (Venttileitäkin tullut vuosien varrella per sylinteri roimasti lisää), elektroninen sytytys ja alkaa nykyään jo olla idlaavia sylintereitäkin silloin kun niitä ei tartte. Että onhan siellä tapahtunut paljonkin.

Mutta itse aiheeseen niin wikichipistä luettuna N7+ ei ole yhteensopiva N7 kanssa mutta N6 on yhteensopiva N7 kanssa. Ilmeisesti toi N7+ on ollut TSMC:lle enemmänkin opettelua tuosta EUV:stä. Ja itte veikkaan että N7+:lla ei ainakaan AMD:n tuotoksia tulla juurikaan näkemään vaan ekat EUV tuotteet tulee tuolta N6 taikka N5.

N6
This year, TSMC ramped the N7+ node. This is its first EUV process which introduces EUV at a few critical layers for cost reduction and learning. Learning from N7+, next year TSMC will be introducing the N6 node. The reason for this new node is simple. N7+ is not IP-compatible with N7 making the transition more difficult. N6, on the other hand, allows for the same design rules as N7 thereby maintaining IP compatibility. N6 makes much more extensive use of EUV in order to improve yield and reduce cost by folding the number of masks. TMSC expects most N7 customers who are not looking to move to N5 right away to make the transition to N6 for the value proposition. The benefits TSMC highlighted for N6 is an 18% logic density improvement through the introduction of SDB, performance improvement from EUV lines, and significant cycle time improvement by reducing 2-4 masks down back to 1 mask.

TSMC expects N6 risk production to start in Q1 of next year with ramp planned by the end of 2020.

TSMC 5-Nanometer Update

An update on TSMC's upcoming 5-nanometer process technology.

fuse.wikichip.org

Toi on siis kirjoitettu 2019, eli this year tekstissä tarkoittaa vuotta 2019, ihan vaan ettei mene sekaisin.

 

[Kaotik]

Mutta itse aiheeseen niin wikichipistä luettuna N7+ ei ole yhteensopiva N7 kanssa mutta N6 on yhteensopiva N7 kanssa. Ilmeisesti toi N7+ on ollut TSMC:lle enemmänkin opettelua tuosta EUV:stä. Ja itte veikkaan että N7+:lla ei ainakaan AMD:n tuotoksia tulla juurikaan näkemään vaan ekat EUV tuotteet tulee tuolta N6 taikka N5.

AMD:n Zen 3 ja etenkin RDNA2 ovat kaikella todennäköisyydellä N7+:lla, vaikka teknisesti N7P paremmin kirjastoin kuin RDNA1 toki riittäisi täyttämään "7nm+" väitteen (se muutettiin roadmapeissa 7nm:ksi koska TSMC käyttää nykyään noita omia nimiään ja nanometreistä puhuttaessa puhuu vain 7nm, oli se N7, N7P (Navi 10 on tällä) tai N7+.
AMD ei ole ilmaissut missään mitään aikomuksia tehdä yhtään mitään N6:lla, Zen 4 on 5nm-prosessilla (N5, N5P)

 

[pomk]

AMD ei ole ilmaissut missään mitään aikomuksia tehdä yhtään mitään N6:lla

Teknisesti myös N6 = 7nm+, ainakin jos käyttää pelkästään noita N7/N7P kirjastoja.

 

[Kaotik]

Teknisesti myös N6 = 7nm+, ainakin jos käyttää pelkästään noita N7/N7P kirjastoja.

Ei ole, se on eri prosessi kuin yksikään 7nm:n prosessi vaikka se onkin joiltain osin yhteensopiva N7:n ja N7P:n kanssa ja TSMC kutsuu sitä 6 nanometrin prosessiksi. Jos AMD olisi tekemässä sirua sillä, se olisi merkitty "6nm", ei "7nm"

 

[JiiPee]

AMD:n Zen 3 ja etenkin RDNA2 ovat kaikella todennäköisyydellä N7+:lla, vaikka teknisesti N7P paremmin kirjastoin kuin RDNA1 toki riittäisi täyttämään "7nm+" väitteen (se muutettiin roadmapeissa 7nm:ksi koska TSMC käyttää nykyään noita omia nimiään ja nanometreistä puhuttaessa puhuu vain 7nm, oli se N7, N7P (Navi 10 on tällä) tai N7+.
AMD ei ole ilmaissut missään mitään aikomuksia tehdä yhtään mitään N6:lla, Zen 4 on 5nm-prosessilla (N5, N5P)

Millonkas ne N7+ ilmoitukset katosi AMD:n dioista? TSMC kertoi julkisuuteen tuosta N6:sta 16.4.2019.

Ja hiukan uudemmasta wikichip jutusta lainattuna

N6
Last year, TSMC announced the N6 node. This is an EUV-based node, but unlike N7+ which is entering its 2nd year of production, N6 is designed to be the easy migration path from N7 as its design rules are fully compatible with N7. In fact, TSMC considers N6 to be part of the “N7 family”. N6 is said to provide around 15-20% higher density with improved power consumption compared to N7, albeit no iso-power or speed comparisons where provided. We believe the density gains are obtained from switching from double diffusion breaks to a single isolation line. TSMC did note that N6 has 1 more EUV layer compared to N7+. TSMC reported that N6 is on track for risk production in the first quarter of this year with volume production expected before the end of the year. The 7 nm family is expected to continue to contribute more than 30% of wafer revenue in 2020.

TSMC Q4: 7nm Dominates Revenue, Preps 5nm Ramp, 6nm By EOY

7-nanometer contributes the lion's share of wafer revenue to TSMC's fourth-quarter driven by growth from smartphones and HPC. The foundry is also preparing the 5-nanometer node for early this year and the 6-nanometer by the end of the year.

fuse.wikichip.org

Mietin vaan että hävisikö ne N7+ suunnitelmat kun TSMC kertoi että me ollaan tämmöstä rakentaas missä ei tartte pistää kaikkea uusiksi? JA Wikichip osaa tuosta N7+ sanoa

On paper, N7+ appears to be marginally better than N7P, albeit that comes at the cost of re-implementing the design.

Niin mitenköhän mielekästä moisella prosessilla on lähteä mitään tekemään?

Teknisesti myös N6 = 7nm+, ainakin jos käyttää pelkästään noita N7/N7P kirjastoja.

Niin tai jos nyt oikein olen näitä TSMC:n nodeja tulkinnut niin N7+ on ihan omanlaisensa, mille pitää suunnitella kaikki alusta, eli sillä ei ole mitään tekemistä N7 ja N7P:n kanssa, kun taas N6, N5 ja N5P ovat sellaisia joihin siirtyminen N7 ja N7P käy huomattavasti helpommin kun kaikkea ei tartte laittaa uusiksi.

Eli oma mielikuva on että tuo N7+ on ollut EUV opettelu node TSMC:lle.

 

[pomk]

Ei ole, se on eri prosessi kuin yksikään 7nm:n prosessi vaikka se onkin joiltain osin yhteensopiva N7:n ja N7P:n kanssa ja TSMC kutsuu sitä 6 nanometrin prosessiksi. Jos AMD olisi tekemässä sirua sillä, se olisi merkitty "6nm", ei "7nm"

Mitkä nämä ”jotkin osat” ovat joilta tuo ei ole yhteensopiva? TSMC väittää sen olevan täysin yhteensopiva mutta sulla lienee parempaa tietoa?

Sillä ei ole mitään merkitystä millä nimellä TSMC prosessiaan kutsuu, sillä AMD ei viittaa mihinkään spesifiin prosessiin dioissaan. N6 prosessilla tuotettu prosessori puhtaasti N7:n kirjastoilla on ennemmin 7nm+ kuin aito 6nm tuote.

Enkä nyt edelleenkään väitä että AMD tekisi 7nm+ tuotteita N6/5 prosesseilla, vaan että on mahdollista että AMD:n 7nm+ voi tarkoittaa laajalti erilaisia asioita. Asia selviää vasta kun spesifi TSMC:n prosessi kerrotaan jonkun tuotejulkaisun yhteydessä.

 

[Kaotik]

Mitkä nämä ”jotkin osat” ovat joilta tuo ei ole yhteensopiva? TSMC väittää sen olevan täysin yhteensopiva mutta sulla lienee parempaa tietoa?

Sillä ei ole mitään merkitystä millä nimellä TSMC prosessiaan kutsuu, sillä AMD ei viittaa mihinkään spesifiin prosessiin dioissaan. N6 prosessilla tuotettu prosessori puhtaasti N7:n kirjastoilla on ennemmin 7nm+ kuin aito 6nm tuote.

Enkä nyt edelleenkään väitä että AMD tekisi 7nm+ tuotteita N6/5 prosesseilla, vaan että on mahdollista että AMD:n 7nm+ voi tarkoittaa laajalti erilaisia asioita. Asia selviää vasta kun spesifi TSMC:n prosessi kerrotaan jonkun tuotejulkaisun yhteydessä.

AMD nimenomaan sanoi, että he muuttivat 7nm+ > 7nm TSMC:n (ja koko alan käyttämien) nimitysten vuoksi, 7nm on 7nm, ja että se "+" yksinkertaisesti tarkoitti että prosessi tulee olemaan parempi kuin aiemmin käytetty. Koska kuitenkin tiedetään jo valmiiksi, että AMD on käyttänyt "N7P"-prosessia RDNA-sirujen kanssa, mitkä ovat aina olleet "pelkkä 7nm" roadmapeissa, jää jäljelle vaihtoehdot "N7+" tai "N7P paremmin kirjastoin"
Prosessoripuolelta en valitettavasti tiedä tai ainakaan muista ulkoa millä prosessin versiolla mikäkin siru on tehty.

Mitä N6:een tulee, se ei ole mikään drop-in replacement vaikka samat säännöt onkin, AnandTechiä lainaten

N6 uses the same design rules as N7 and enables developers of chips to re-use the same design ecosystem (e.g., tools, etc.), which will enable them to lower development costs.

 

[pomk]

Mitä N6:een tulee, se ei ole mikään drop-in replacement vaikka samat säännöt onkin, AnandTechiä lainaten

Anandtechin lainauksen teksti liittyy uusien tuotteiden kehittämiseen. Vanhat menevät ihan "drop-in replacement" -politiikalla, sillä suunnittelusäännöt on täysin taaksepäin yhteensopivat.

 

[Kaotik]

Anandtechin lainauksen teksti liittyy uusien tuotteiden kehittämiseen. Vanhat menevät ihan "drop-in replacement" -politiikalla, sillä suunnittelusäännöt on täysin taaksepäin yhteensopivat.

Mitenkäs ajattelit että nämä N7/N7P maskit sopivat EUV:ta useissa kerroksissa käyttävän N6:n kanssa? Eli ei se ihan suoraan mene vaikka olisi sama siru. Ja AMD:n kohdalla ei ole yhdessäkään tapauksessa kyse samasta sirusta, vaan ulos on tulossa vain uusia siruja.

 

[pomk]

Mitenkäs ajattelit että nämä N7/N7P maskit sopivat EUV:ta useissa kerroksissa käyttävän N6:n kanssa? Eli ei se ihan suoraan mene vaikka olisi sama siru. Ja AMD:n kohdalla ei ole yhdessäkään tapauksessa kyse samasta sirusta, vaan ulos on tulossa vain uusia siruja.

Ai että AMD tekee ne maskit? Eiköhän ne luoda TSMC:n toimesta prosessikohtaisesti kun aletaan uutta tuotantoa tekemään. Itse valmistusprosessi on myös paljon dramaattisesti nopeampi N6:lla verrattuna N7 prosessiin ja uusien maskien tekeminen saattaa olla niin nopeaa ja helppoa että tuotteita saadaan ulos suunnilleen yhtä nopeasti prosessia vaihtamalla.

AMD:lta ei vaadita mitään uusia toimia kuin soppari noiden valmistamiseksi. Samat piirrustukset, samat suunnittelusäännöt, samat simulaattorit.
TSMC:n sanoin vielä " it offers a seamless migration path". He ovat myös sanoneet että odottavat lähes kaikkien asiakkaiden siirtyvän N6 prosessin pariin heti kun se on saatavilla, sillä se on niin helppoa.

Huvittavasti paljon N6 materiaalista löytyy TSMC:n sivuilta 7nm kategoriasta.

 

[Kaotik]

Ai että AMD tekee ne maskit? Eiköhän ne luoda TSMC:n toimesta prosessikohtaisesti kun aletaan uutta tuotantoa tekemään. Itse valmistusprosessi on myös paljon dramaattisesti nopeampi N6:lla verrattuna N7 prosessiin ja uusien maskien tekeminen saattaa olla niin nopeaa ja helppoa että tuotteita saadaan ulos suunnilleen yhtä nopeasti prosessia vaihtamalla.

AMD:lta ei vaadita mitään uusia toimia kuin soppari noiden valmistamiseksi. Samat piirrustukset, samat suunnittelusäännöt, samat simulaattorit.
TSMC:n sanoin vielä " it offers a seamless migration path". He ovat myös sanoneet että odottavat lähes kaikkien asiakkaiden siirtyvän N6 prosessin pariin heti kun se on saatavilla, sillä se on niin helppoa.

Huvittavasti paljon N6 materiaalista löytyy TSMC:n sivuilta 7nm kategoriasta.

Ainakin minun käsitykseni mukaan AMD (tai kuka ikinä tilaaja onkin) toimittaa fyysisen designin TSMC:lle (tai muulle puolijohdevalmistajalle) joka kerroksesta erikseen, mistä TSMC sitten tekee ne itse valmistuksessa käytettävät maskit. Ajatustani tukevaa kirjallisuuttakin tuntui löytyvän, mutta syystä x en pääse books.google.com osoitteeseen (tai mihinkään siellä hostattuun kirjaan) millään selaimella vaikka sivuston pitäisi olla isitdowrightnown mukaan pystyssä ja tavoitettavissa.

Voi löytyä N6 materiaalia vaikka ja mistä, mutta 6 nanometriksi ne sitä silti kutsuu TSMC Unveils 6-nanometer Process
Unohdit siitä "seamless migration pathista" edeltävän lauseen "At the same time, its design rules are fully compatible with TSMC’s proven N7 technology, allowing its comprehensive design ecosystem to be reused. ", miksi puhuttaisiin vain "suunnitteluekosysteemin uudelleenkäytöstä" jos designit N7/N7P:lle toimisivat sellaisenaan?

 

[pomk]

Ainakin minun käsitykseni mukaan AMD (tai kuka ikinä tilaaja onkin) toimittaa fyysisen designin TSMC:lle (tai muulle puolijohdevalmistajalle) joka kerroksesta erikseen, mistä TSMC sitten tekee ne itse valmistuksessa käytettävät maskit. Ajatustani tukevaa kirjallisuuttakin tuntui löytyvän, mutta syystä x en pääse books.google.com osoitteeseen (tai mihinkään siellä hostattuun kirjaan) millään selaimella vaikka sivuston pitäisi olla isitdowrightnown mukaan pystyssä ja tavoitettavissa.

Ja tässä tapauksessa se fyysinen design on tuotettavissa samoista suunnitelmista samoilla ohjelmilla ilman muutoksia.

Unohdit siitä "seamless migration pathista" edeltävän lauseen "At the same time, its design rules are fully compatible with TSMC’s proven N7 technology, allowing its comprehensive design ecosystem to be reused. ", miksi puhuttaisiin vain "suunnitteluekosysteemin uudelleenkäytöstä" jos designit N7/N7P:lle toimisivat sellaisenaan?

Siitä puhutaan, koska se on merkittävästi uutta suunnittelua helpottava seikka, että ei tarvitse ensin alkaa kehitystyökaluja uudelleen koodailemaan tai virittelemään TSMC:n tukihenkilöiden kanssa. "Se vaan toimii". Juuri tästä syystä N6 prosessiin voi siirtyä täysin saumattomasti N7 prosessin parista. Mitään kehitystyökaluja ja siten myöskään IP blockeja ei tarvitse muuttaa. Jos kehitystyökalut toimivat sellaisenaan niin myös kaikki niillä kehitetty toimii sellaisenaan. Mikä tässä on niin vaikeaa?

 

[Kaotik]

Ja tässä tapauksessa se fyysinen design on tuotettavissa samoista suunnitelmista samoilla ohjelmilla ilman muutoksia.

Siitä puhutaan, koska se on merkittävästi uutta suunnittelua helpottava seikka, että ei tarvitse ensin alkaa kehitystyökaluja uudelleen koodailemaan tai virittelemään TSMC:n tukihenkilöiden kanssa. "Se vaan toimii". Juuri tästä syystä N6 prosessiin voi siirtyä täysin saumattomasti N7 prosessin parista. Mitään kehitystyökaluja ja siten myöskään IP blockeja ei tarvitse muuttaa. Jos kehitystyökalut toimivat sellaisenaan niin myös kaikki niillä kehitetty toimii sellaisenaan. Mikä tässä on niin vaikeaa?

Toki ymmärrykseni näistä asioista perustuu vain luettuun ja kuultuun, eli omaa kokemusta suunnitteluvaiheista ei ole, mutta vaikka samat työkalut toimivat en olisi noin vain valmis allekirjoittamaan väitettä, että vaikka nyt Navi10:n fyysisestä designistä (tehty N7P:lle) saisi nappia painamalla toimivan N6-version, jossa on eri määrä kerroksia ja käytetään EUV-litografiaa osassa niistä. Helpommin (juuri tuo ettei koodailla uusia työkaluja tai viritellä toimintaan TSMC:n tuella) ilman muuta, mutta että automaagisesti nappia painamalla?

 

[JiiPee]

Mitenkäs ajattelit että nämä N7/N7P maskit sopivat EUV:ta useissa kerroksissa käyttävän N6:n kanssa? Eli ei se ihan suoraan mene vaikka olisi sama siru. Ja AMD:n kohdalla ei ole yhdessäkään tapauksessa kyse samasta sirusta, vaan ulos on tulossa vain uusia siruja.

Se maskin teko sisältää käsittääkseni aika paljon muutakin.

Design Rule Complexity Rising

Design Rule Complexity Rising Total number of rules is exploding, but that's only part of the problem.

semiengineering.com

Tuon kun lukasee niin onhan se selvää että jos säännöt pysyy samana niin homma helpottuu huomattavasti. Ilmeisesti täällä kun puhutaan maskin teosta niin se sisältää esim. tuon validoinnin ja tuon lukemisen jälkeen ainakin ittelle tuli sellainen kuva että toi validointi voi viedä aikaa jonkin tovin. Siellä kun jossain lopussa löytyy suunnitelmista moka joka sitten korjataan niin koko validointi tarvii aloittaa pahimmassa tapauksessa alusta kun vähän kaikki säännöt vaikuttaa toisiinsa. Ja niitä sääntöjä ja riippuvuuksia on aika läjä.

Yksinkertaistettuna jos prosessissa a säännöt sanoo että y pitaa olla neliö ja prosessissa b säännöt sanoo että y pitää olla suorakaiteen muotoinen niin onhan se selvää että jos prosessissa c mennään prosessin a säännöillä niin on nopeampaa ja halvempaa kun kaikkea ei tartte aloittaa alusta.

Huvittavasti paljon N6 materiaalista löytyy TSMC:n sivuilta 7nm kategoriasta.

Tuossa miun viimesimmässä wikichip lainauksessa puhuttiin että TSMC luokittelee N6 noden N7 perheeseen.
"In fact, TSMC considers N6 to be part of the “N7 family”. "
Varmaan tuon takia. Eivät ole ehkä halunnu lähteä Intel tielle ja kutsua sitä N7++ nodeksi

 

[pomk]

Toki ymmärrykseni näistä asioista perustuu vain luettuun ja kuultuun, eli omaa kokemusta suunnitteluvaiheista ei ole, mutta vaikka samat työkalut toimivat en olisi noin vain valmis allekirjoittamaan väitettä, että vaikka nyt Navi10:n fyysisestä designistä (tehty N7P:lle) saisi nappia painamalla toimivan N6-version, jossa on eri määrä kerroksia ja käytetään EUV-litografiaa osassa niistä. Helpommin (juuri tuo ettei koodailla uusia työkaluja tai viritellä toimintaan TSMC:n tuella) ilman muuta, mutta että automaagisesti nappia painamalla?

EUV vain nopeuttaa valotusprosessia, ei vaikuta kerrosten määrään tai laatuun muuten kuin maksimitarkkuuden/käytetty tuotantoaika osalta. Suurella varmuudella tolla N6:lla on toiminnallisesti samat kerrokset kuin N7 prosessilla, sillä muuten niitä kehitystyökaluja ei voitaisi suoraan uudelleenkäyttää. Eli joko porttaus on triviaalia tai sit TSMC valehtelee sijoittajilleen (laitonta), valitse noista sit toinen.