AMD CPU-spekulaatio (Zen6/Zen7 ...)

Merkitään Zen 4 spekulaatioon, että siinä ehkä korjataan Zen kolmosesta löytynyt Spectre V4 kaltainen aukko. Jota ei löydy zen 1/+/2, ja jota ei luultavasti kolmoseen paikata suorituskykyongelman ja pienen riskin takia.

Ei tuohon ole mahdollista tehdä mitään "korjausta" muutoin kuin kytkemällä kyseinen ominaisuus pois päältä, mikä huonontaa suorituskykyä.

Aina kun ennustetaan jotain, ennustus voi mennä pieleen. Se hanskataan oikein arkkitehtuurillisessa tilassa, mutta siitä jää aina jotain sivuvaikutuksia.

Ja tämän poiskytkeminen on jo mahdollista zen3lla.

Ja ottaen huomioon kuinka pieni riski on siihen, että tätä voidaan käyttää johonkin oikeasti käytännössä haitalliseen, se tullee zen4llakin olemaan oletuksena päällä.
 
Ei tuohon ole mahdollista tehdä mitään "korjausta" muutoin kuin kytkemällä kyseinen ominaisuus pois päältä, mikä huonontaa suorituskykyä

Aika näyttää voiko tai tarvitseeko tehdä mitään riskin pienentämikseksi tai eliminoimikseksi. Spectrestä ei kai ole tullut ongelmia toistaiseksi muutenkaan.
 
Mahtaakohan tämä TPU:n julkaisema huhu pitää paikkaansa?
Huhun mukaan AM5-kantaisissa Ryzen kuluttajaprosessoreissa olisi kaikissa GPU mukana, ei siis vain OEM/läppäri APU-malleissa.
TPU arvioi, että AMD voisi 'helposti' integroida samalle kannalle sekä 8 coren CPU-chipletin, IO-sirun ja Navi 2 GPU chipletin.
Toiskohan DDR5 riittävästi suorituskykyä myös GPU:lle ilman, että CPU-puoli siitä liiemmin kärsisi?

Tokihan raskaimmat pelit pyöritettäisiin jatkossakin erillisnäytönohjaimella, mutta olisi se AMD:lle helpompaa, kun ei tarvitsisi APU-käyttöön tehdä omaa monoliittista piiriä.

 
Mahtaakohan tämä TPU:n julkaisema huhu pitää paikkaansa?
Huhun mukaan AM5-kantaisissa Ryzen kuluttajaprosessoreissa olisi kaikissa GPU mukana, ei siis vain OEM/läppäri APU-malleissa.
TPU arvioi, että AMD voisi 'helposti' integroida samalle kannalle sekä 8 coren CPU-chipletin, IO-sirun ja Navi 2 GPU chipletin.
Toiskohan DDR5 riittävästi suorituskykyä myös GPU:lle ilman, että CPU-puoli siitä liiemmin kärsisi?

Tokihan raskaimmat pelit pyöritettäisiin jatkossakin erillisnäytönohjaimella, mutta olisi se AMD:lle helpompaa, kun ei tarvitsisi APU-käyttöön tehdä omaa monoliittista piiriä.

Ei me oltaisi uutisoitu siitä yli viikko sitten, ellei vuodoille joihin tuo perustuu olisi luottoa ;)


Raphaelinkin tietoja vuoti jo aiemmin mutta tossa on koostettu se ja useita muitakin yksiin.

edit: Mitä noiden omaan spekulaatioon tulee, ennemmin uskoisin GPU:n olevan osa IO-sirua kuin erillinen siru
 
Vielä kun saisivat siihen infinity cachea tai edrammia vaikka sen 128 megaa niinkuin intelin i7 5775C:ssä niin se paikkaisi jonkin verran muistipullonkaulaa.
 
Mielenkiintoinen tuo, että rembrandt on warholin kanssa samassa "ajallisessa" slotissa, mutta am5/fp7 eli toisi jo uutta kantaa dr5:ttä mahdollisesti ennen warholia.
 
Mielenkiintoinen tuo, että rembrandt on warholin kanssa samassa "ajallisessa" slotissa, mutta am5/fp7 eli toisi jo uutta kantaa dr5:ttä mahdollisesti ennen warholia.
Eiköhän se AM5-versio tule tuttuun tapaan FP- eli kannettavaversion perästä vasta. Ja eiköhän nuo "slotit" ole muutenkin vain sinnepäin suuntaa antavia
 
Ei me oltaisi uutisoitu siitä yli viikko sitten, ellei vuodoille joihin tuo perustuu olisi luottoa ;)


Raphaelinkin tietoja vuoti jo aiemmin mutta tossa on koostettu se ja useita muitakin yksiin.

edit: Mitä noiden omaan spekulaatioon tulee, ennemmin uskoisin GPU:n olevan osa IO-sirua kuin erillinen siru

Arkkitehtuurillisesti GPU sopisi IO-piirille (mm. vähiten pullonkauloja muistiin, ja vähemmän energiaa haaskattu muistiaccesseihin), mutta mikäli IO-piiri tehdään edelleen paljon isommalla valmistustekniikalla (esim. nykyinen GFn "12m"), niin se jäisi sen takia huonoksi energiatehokkuudeltaan, ja olisi helposti myös aika iso jos siellä olisi enemmän RDNA-ytimiä.

Itse pitäisin ehkä melko todennäköisenä optiota, että siellä olisi optio esim. kolmelle laskentapiilastulle, joista vähintään yhden pitää olla CPU, mutta kaksi muuta voisi olla joko CPUita, GPU-shader-piilastuja (sisältää vähintään shader-ytimet TMUineen/säteenjäljitysyksiköineen sekä välimuistia, ehkä myös jonkin verran muuta kamaa), tai puuttua kokonaan.

Ja näyttiksen 2d-toiminnallisuus ja osa 3D-fixed function-toiminnallisuudesta olisi sitten siellä IO-piirin puolella. Tässä toki tarvitaan sitten paljon kaistaa piilastujen välille näyttis-piilastujen ruokkimiseen, ja tämä kaista myös maksaa virrankulutusta, eli tämäkään optio ei sovellut läppäreihin, mutta siellä roadmapissä on myös tuo "Phoenix"-piiri läppäreitä varten.

Mutta onhan tosiaan myös mahdollisuus, että se IO-piiri on portattu myös N7/N7P- tai N6-prosessille jolloin sinne mahtuu koko näyttis paremmin ja paremmalla energiatehokkuudella.
 
Arkkitehtuurillisesti GPU sopisi IO-piirille (mm. vähiten pullonkauloja muistiin, ja vähemmän energiaa haaskattu muistiaccesseihin), mutta mikäli IO-piiri tehdään edelleen paljon isommalla valmistustekniikalla (esim. nykyinen GFn "12m"), niin se jäisi sen takia huonoksi energiatehokkuudeltaan, ja olisi helposti myös aika iso jos siellä olisi enemmän RDNA-ytimiä.

Toisekseen, näyttikselle ei osassa hankintoja ole juuri muuta laatuvaatimusta kuin "se on", eli voisi myös olla enemmän kaupallinen kuin tekninen juttu.
Prosuun integroitu näytönohjain voi olla hirmu vaatimaton, ja silti tarpeeksi hyvä toimisto-ohjelmille, ja sitä kautta toimistokoneen tai oppilaitoksen koneen ostajalle tapa saada hintaa alas vähintään useita kymppejä per kone ellei enemmänkin. Intelin perinteistä vahvaa aluetta ehkä, josta olisi hyvä haukata viipale pois.

Integroidusta näyttiksestä ei saa kaikkia pelitoiveita vastaavaa tekemälläkään. Läppäreissä on oma kompromissien maailma toki.
 
Arkkitehtuurillisesti GPU sopisi IO-piirille (mm. vähiten pullonkauloja muistiin, ja vähemmän energiaa haaskattu muistiaccesseihin), mutta mikäli IO-piiri tehdään edelleen paljon isommalla valmistustekniikalla (esim. nykyinen GFn "12m"), niin se jäisi sen takia huonoksi energiatehokkuudeltaan, ja olisi helposti myös aika iso jos siellä olisi enemmän RDNA-ytimiä.

Itse pitäisin ehkä melko todennäköisenä optiota, että siellä olisi optio esim. kolmelle laskentapiilastulle, joista vähintään yhden pitää olla CPU, mutta kaksi muuta voisi olla joko CPUita, GPU-shader-piilastuja (sisältää vähintään shader-ytimet TMUineen/säteenjäljitysyksiköineen sekä välimuistia, ehkä myös jonkin verran muuta kamaa), tai puuttua kokonaan.

Ja näyttiksen 2d-toiminnallisuus ja osa 3D-fixed function-toiminnallisuudesta olisi sitten siellä IO-piirin puolella. Tässä toki tarvitaan sitten paljon kaistaa piilastujen välille näyttis-piilastujen ruokkimiseen, ja tämä kaista myös maksaa virrankulutusta, eli tämäkään optio ei sovellut läppäreihin, mutta siellä roadmapissä on myös tuo "Phoenix"-piiri läppäreitä varten.

Mutta onhan tosiaan myös mahdollisuus, että se IO-piiri on portattu myös N7/N7P- tai N6-prosessille jolloin sinne mahtuu koko näyttis paremmin ja paremmalla energiatehokkuudella.

Zen4 tehdään 5nm prosessilla, joten IO-piirille jää vapaata kapasiteettia "vanhoista" N7/N6-prosesseista. RDNA2 on jo noille suunniteltukin, joten sen osalta IO-piirin prosessin vaihto sopisi. Saisi vähän virrankulutustakin pois.

Rahan puolesta vähän ihmetyttää, että miksi työpöydälle (tai kenties servullekin) pitäisi saada iGPU, kun se kuitenkin maksaa piin pinta-alaa kohtalaisen paljon? Tehtäisiinkö vektorilaskentaa enemmän GPU:lla, jos latenssit olisivat pienempiä? Ja olikos Zen4 se sukupolvi, kun kiihdyttimet voivat jakaa saman muistiavaruuden, kun välimuistikoherenssi alkaa toimia?
 
Zen4 tehdään 5nm prosessilla, joten IO-piirille jää vapaata kapasiteettia "vanhoista" N7/N6-prosesseista. RDNA2 on jo noille suunniteltukin, joten sen osalta IO-piirin prosessin vaihto sopisi. Saisi vähän virrankulutustakin pois.

Rahan puolesta vähän ihmetyttää, että miksi työpöydälle (tai kenties servullekin) pitäisi saada iGPU, kun se kuitenkin maksaa piin pinta-alaa kohtalaisen paljon? Tehtäisiinkö vektorilaskentaa enemmän GPU:lla, jos latenssit olisivat pienempiä? Ja olikos Zen4 se sukupolvi, kun kiihdyttimet voivat jakaa saman muistiavaruuden, kun välimuistikoherenssi alkaa toimia?
Onhan AMDn APUt (tai siis nykyään prosessorit integroidulla grafiikkaohjaimella) olleet välimuistikoherentteja jo vuosia?
Sekoittanet sen tuohon kun erillisetkin laskentapiirit saadaan välimuistikoherenteiksi pian?

Edit: eikun nyt sekoitin itse välimuisti ja muistikoherenttiuden
 
Zen4 tehdään 5nm prosessilla, joten IO-piirille jää vapaata kapasiteettia "vanhoista" N7/N6-prosesseista.

N6 ei ole vanha prosessi vaan uusi, ja se käyttää samaa kalustoa kuin N5.

Ja N7 on pinta-alaa kohden joka tapauksessa kalliihko prosessi moninkertaisen valotuksen takia.

Mutta voi silti olla, että io-piirin valmistus siirtyy sille, juuri sen takia että sillä prosessilla sinne voisi olla järkeä tunkea joko se igpu tai sitten L4-kakkua

RDNA2 on jo noille suunniteltukin, joten sen osalta IO-piirin prosessin vaihto sopisi. Saisi vähän virrankulutustakin pois.

Rahan puolesta vähän ihmetyttää, että miksi työpöydälle (tai kenties servullekin) pitäisi saada iGPU, kun se kuitenkin maksaa piin pinta-alaa kohtalaisen paljon? Tehtäisiinkö vektorilaskentaa enemmän GPU:lla, jos latenssit olisivat pienempiä? Ja olikos Zen4 se sukupolvi, kun kiihdyttimet voivat jakaa saman muistiavaruuden, kun välimuistikoherenssi alkaa toimia?

Vähemmän se igpu vie pii-pinta-alaa kuin se erillisnäyttis, mikä ilman sitä tarvitaan.
 
AMD Zen5:n APU-versiosta on vuodettu koodinimi (Strix Point) sekä arvailuja arkkitehtuurista.
Huhun mukaan Zen5 APU-versio tullaan julkaisemaan Ryzen 8000G -sarjana, ja se tulisi käyttämään Intelin Adler Laken tapaan big.LITTLE -ydinratkaisua (8 big ja 4 little -ydintä).

Läppäri / APU Desktop -piireille tässä olisi varmaan järkeä, mutta jos aiemmin kerrottujen huhujen mukaan AMD työpöytäprosessoreina tultaisiin jatkossa tarjoamaan vain APU-versioita, ei perus työpöytäprosessoreissa enää ehkä nähtäisi +8 (big) -ytimisiä prosessoreita?
Mutta varmuutta ei toki vielä ole, ja sekä APU- että Zen5 työpöytähuhut muuttunevat vielä moneen kertaan seuraavan kolmen vuoden aikana (vaikka arkkitehtuuriratkaisut varmaan on jo lähes lyöty lukkoon).

 
AMD:n osarissa mielenkiintoinen kohta: "‒ HPE and the KTH Royal Institute of Technology in Sweden announced a new pre-exascale supercomputer that will use next generation AMD EPYC processors and AMD Instinct GPUs ". Prosessorit toimitetaan heinäkuussa ( Press Release: New supercomputer coming to KTH! | KTH ).

Tarkoittavatkohan next genillä edelleen Zen 3 epycciä, vai onko kyseessä jo Zen 3+? Tuskin kuitenkaan nelonen vielä näin aikaisin.
 
AMD:n osarissa mielenkiintoinen kohta: "‒ HPE and the KTH Royal Institute of Technology in Sweden announced a new pre-exascale supercomputer that will use next generation AMD EPYC processors and AMD Instinct GPUs ". Prosessorit toimitetaan heinäkuussa ( Press Release: New supercomputer coming to KTH! | KTH ).

Tarkoittavatkohan next genillä edelleen Zen 3 epycciä, vai onko kyseessä jo Zen 3+? Tuskin kuitenkaan nelonen vielä näin aikaisin.
Mikälie moka, tuolla KTH:n sivuilla sanotaan että sama arkkitehtuuri kuin LUMIssa eli Zen3/Epyc 7xx3
 

Ryzen ZEN 3+
So to see WARHOL this year, the successor to Ryzen 5000, Ryzen 60000 would not make heaps of sense. The rumor is backed by the fact that the new node optimization would not yield much extra performance anyway. AMD also cannot fab Ryzen 5000 in enough quantities, with many end-users on hold for pre-order. Basically, things have gone silent on Warhol, some say that the line disappeared from internal roadmaps. Also, keep in mind that AMD has never officially announced the Zen 3+ refresh just yet.

Zen3+ väitetään olevan peruttu... Olisikohan AMD vain katsonut markkinatilannetta ja todennut ettei intelin 11th gen tarvitse uutta kilpailijaa ja ettei tuotanto pysy muutenkaan tahdissa? Kaikki sisäiset resurssit tekemään tulevia isompia muutoksia. Ryzen 5000 sarja kuitenkin erittäin kilpailukykyinen edelleen ja isoin ongelma on ettei tavaraa riitä hyllyyn.

Voisivathan toki julkaista jotkut päivitetyt versiot 5000 sarjaan extra +100-200 MHz boosteilla.
 
Tulis nyt edes ne 5000-sarjan halpamallit markkinoille. Nuo huippumallithan pärjää edelleen ihan hyvin.
 
Zen3+ väitetään olevan peruttu... Olisikohan AMD vain katsonut markkinatilannetta ja todennut ettei intelin 11th gen tarvitse uutta kilpailijaa ja ettei tuotanto pysy muutenkaan tahdissa? Kaikki sisäiset resurssit tekemään tulevia isompia muutoksia. Ryzen 5000 sarja kuitenkin erittäin kilpailukykyinen edelleen ja isoin ongelma on ettei tavaraa riitä hyllyyn.
Melko varmasti koko Zen3+ ei ole ollut edes olemassa. Ehkä jossain vanhassa roadmapissa on ollut ja huhumylly paisutteli sen henkiin. Nyt kun on jo täysin selvää ettei sitä tule, mitään konkreettista ei ole missään, tapeoutti olisi pitänyt olla viime vuonna jo ja nyt pitäisi olla sampleja niin tuotetaan uutisia peruuttamisesta aivan kuin zen3+ olisi ollut totta ihan näihin päiviin asti. Prosessoridesigneja ei nyt vaan peruutella viime tingassa ellei haluta heittää suuria määriä rahaa ja resursseja roskiin.
 
Melko varmasti koko Zen3+ ei ole ollut edes olemassa. Ehkä jossain vanhassa roadmapissa on ollut ja huhumylly paisutteli sen henkiin. Nyt kun on jo täysin selvää ettei sitä tule, mitään konkreettista ei ole missään, tapeoutti olisi pitänyt olla viime vuonna jo ja nyt pitäisi olla sampleja niin tuotetaan uutisia peruuttamisesta aivan kuin zen3+ olisi ollut totta ihan näihin päiviin asti. Prosessoridesigneja ei nyt vaan peruutella viime tingassa ellei haluta heittää suuria määriä rahaa ja resursseja roskiin.
Oletus on ollut että kyseessä olisi vastaavanlainen päivitys kuin esimerkiksi XT-mallit vaikka noihin roadmappeihin onkin pistetty "Zen3+", niillekin oli oma koodinimensä vaikka siru on käytännössä täysin sama jotain transistori/prosessitason viilausta. Samoin esim Renoir ja Lucienne ovat yksi ja sama jne.
 
Melko varmasti koko Zen3+ ei ole ollut edes olemassa. Ehkä jossain vanhassa roadmapissa on ollut ja huhumylly paisutteli sen henkiin. Nyt kun on jo täysin selvää ettei sitä tule, mitään konkreettista ei ole missään, tapeoutti olisi pitänyt olla viime vuonna jo ja nyt pitäisi olla sampleja niin tuotetaan uutisia peruuttamisesta aivan kuin zen3+ olisi ollut totta ihan näihin päiviin asti. Prosessoridesigneja ei nyt vaan peruutella viime tingassa ellei haluta heittää suuria määriä rahaa ja resursseja roskiin.
Oletus on ollut että kyseessä olisi vastaavanlainen päivitys kuin esimerkiksi XT-mallit vaikka noihin roadmappeihin onkin pistetty "Zen3+", niillekin oli oma koodinimensä vaikka siru on käytännössä täysin sama jotain transistori/prosessitason viilausta. Samoin esim Renoir ja Lucienne ovat yksi ja sama jne.
Juurikin tämä. Eihän tuon plussan pitänyt olla oikeastaan mitään muuta kuin intelin tapainen valmistustekniikan parannus + ja sitä kautta aavistuksen nopeammat kellot. Sellainen on voitu hyvinkin jäädyttää viime tingassa, koska sen julkaisu ei paljoa mitään auttaisi. Varsinkin jos Zen4 kanssa ei ole ongelmia tai viivytyksiä.
 
Taustat:

* AMDllä on markkinoilla Zen3-arkkitehtuurilla olevia prossuja, joiden CCD-piilastut on valmistettu TSMCn N7- tai N7P-prosessilla
* TSMCllä on uusi N6-prosessi joka käyttää suunnittelusääntöjä, jotka on hyvin yhteensopivia näiden N7/N7P-prosessien kanssa, siten että olemassaoleva piiri on hyvin helppo ja nopea portata N7/N7P:ltä N6lle.
* AMDn vanhemmissa roadmapeissä en muista Zen3+aa/Warholia nähneeni, se ilmestyi roadmappeihin muistaakseni joskus viime vuonna. Vanhemmissa näkyy vaan "5nm"llä (N5) valmistettu zen4 zen3n jälkeen.

Päätelmät:

=> AMD on pystynyt melko nopeasti ja pienellä työllä kehittämään Zen3sta "zen3+"-version joka valmistettaisiin N6-prosessilla, mutta olisi muuten joko täysin identtinen tai sisältäsi vain hyvin hyvin pieniä logiikkamuutoksia zen3een nähden.

Spekulaatio yms.

Pitäisin todennäköisenä, että Zen3+/Warhol on ollut jossain määrin varasuunnitelma siihen, että joko zen4-ytimen tai TSMCn N5-prosessin kanssa tulee viivästyksiä.

Ja viime vuonna ehkä alkoi vaikuttaa siltä, että sitä tarvitaan, niin se ilmestyi roadmappeihin.

Ja sitten nyt tilanteet on muuttuneet, mahdollisia muuttuneita asioita esim.

1) On varmistunut, että TSMCn N5- prosessilla saadaan hyviä saantoja ja sitä on saatavilla vähintään yhtä hyvin kuin N6-prosessia (voi olla, että käyttävät samaa kalustoa, mutta N5 on pienempi kuin N6 jolloin sama määrä piikiekkoja antaa enemmän myytävää ulos N5lla.)

2) On varmistunut, että Zen4-ydin on melko hyvässä aikataulussa, oltiin varauduttu pahempiin ongelmiin jotka viivästää sitä enemmän, mutta niitä ongelmia tulikin lopulta odotettua vähemmän

3) N6n saannot arvioidaan huonommaksi kuin N7n, TAI N6-prosessia on huonommin saatavilla kuin N7aa. Kun nyt ollaan tuotantorajoitteisia, ei haluta vaihtaa epävarmemmalle prosessille. Ja N7-/N7P-kapasiteettia saattaa AMD saada jopa lisää kun muut TSMCn asiakkaat vaihtaa uudempiin prosesseihin.

4) N6 ei tarjoakaan parempaa suorituskykyä kuin N7/N7P, vaikka sen piti niin tehdä. Nyt on juuri se aika, kun niitä ekoja Warhol-sampleja pitäisi olla jo tullut ulos jos syksyllä aiottaisiin tehdä julkaisu. Eli jos ne ekat samplet antaakin huonompaa suorituskykyä kuin nyky-zen3t, ja analyysi on että mitään helppoa ja nopeaa korjausta tähän ei ole.

5) Rocket Laken ja Ice Lake SP eivät ottaneetkaan Zen3sta kiinni, eikä AMDllä ole tarvetta N6n tuomalle pienelle suorituskykyparannukselle, kun Zen3 sellaisenaan pieksee Intelin prossuja ainakin loppusyksyyn saakka.


Todennäköisesti mikään edellämainituista ei yksinään selitä koko kuviota, vaan osa edellämainituista yhdessä.
 
Viimeksi muokattu:
Jokohan saadaan Zen4:een 7nm tai jopa 5nm IO-piiri turhaa tilaa ja virtaa syömästä?
Ne IO palikat ei kutistu (juuri ollenkaan) valmistustekniikan mukana. Kattele vaikka vega vs. 5700x muistiohjaimien fyysistä kokoa. Jotain srammia sinne sais kyllä ujutettua paremmin mukaan modernilla valmistustekniikalla, mutta hintakin olis sen mukainen.

edit: EPYC prossuilla taitaa IO sirulla olla tosin melkoinen kulutus pelkästään viestien sisäisen reitityksen takia ja paremmasta valmistustekniikasta voisi olla merkittävää hyötyäkin. Fyysinen koko tuskin juurikaan muuttuu, sillä sen määrää suurelta osin ne IO palikat mitä sirun laidoille asetetaan.

Työpöydälle loogisempaa olisi tuottaa monoliittinen piiri sen sijaan että sekä IO, että ytimet sisältävä chipletti tehtäisiin samalla valmistustekniikalla, etenkin jos tarkoitus on säästää piitä ja laskea virrankulutusta. Zen5 työpöytäpiiri taisi tälläinen jo ollakkin jonkun vuodon mukaan.
 
Viimeksi muokattu:
Ne IO palikat ei kutistu (juuri ollenkaan) valmistustekniikan mukana. Kattele vaikka vega vs. 5700x muistiohjaimien fyysistä kokoa. Jotain srammia sinne sais kyllä ujutettua paremmin mukaan modernilla valmistustekniikalla, mutta hintakin olis sen mukainen.
En ole koskaan saanut hyvää selitystä sille, miksi IO-piirit eivät itse sirun fyysisiltä mitoilta pieninisi valmistusteknologian pienetyessä. Ulkoisen koteloinnin pienentäminen voi ehkä olla vaikeampaa liitäntäpinnien määrän vuoksi, mutta jos CPU-ytimiä halutaan saada piirille lisää, ei sekään liene ylivoimainen este.

Suurempi ongelma onkin ollut virrankulutus. Varsinkin Milan EPYCeillä se IP piiri vei niin paljon virtaa, että se monien testien mukaan jo rajoittaa CPU Chiplettien kelloja (kun TDP:tä ei voikaan samalla tavalla ylittää kuin Intelin kuluttajapiireissä).
Lisiäksi uudempi teknologia mahdollistaisi todennäköisemsti paljon nykyistä nopeammat Infinity Fabric -kellot, paremmat saannot, enemmän piirejä/kiekko jne.
 
En ole koskaan saanut hyvää selitystä sille, miksi IO-piirit eivät itse sirun fyysisiltä mitoilta pieninisi valmistusteknologian pienetyessä. Ulkoisen koteloinnin pienentäminen voi ehkä olla vaikeampaa liitäntäpinnien määrän vuoksi, mutta jos CPU-ytimiä halutaan saada piirille lisää, ei sekään liene ylivoimainen este.

Suurempi ongelma onkin ollut virrankulutus. Varsinkin Milan EPYCeillä se IP piiri vei niin paljon virtaa, että se monien testien mukaan jo rajoittaa CPU Chiplettien kelloja (kun TDP:tä ei voikaan samalla tavalla ylittää kuin Intelin kuluttajapiireissä).
Lisiäksi uudempi teknologia mahdollistaisi todennäköisemsti paljon nykyistä nopeammat Infinity Fabric -kellot, paremmat saannot, enemmän piirejä/kiekko jne.
Koska ulkoisten väylien jännitteet ja virrat on paljon isompia kuin mitä piirin sisäisissä väylissä, eikä niitä voi laskea ellei vastaavasti piirien välistä etäisyyttä laske jne. Nuo korkeammat jännite ja virtavaatimukset määrittävät käytettävien transistorien koon ja siitä syystä johtuen IO komponentit eivät kutistu (enää) valmistustekniikan mukana.

Uudemmalla valmistustekniikalla saannot on tyypillisesti heikommat ja IO piirien koko pysyy suht vakiona, niin ei niitä piirejä per kiekkokaan saada sen enempää. EPYC IO lastun virrankulutus voi hyvinkin laskea, sillä piirin sisäisen reitityksen osa virtabudjetista lienee isohko. Väylien kellontaajuus tuskin on kovin paljon kiinni valmistustekniikasta, mutta en asiasta kauhen paljoa tiedä, luultavasti piirin sisäinen prosessointi/reititys vaan kuluttaisi liikaa sähköä isommilla valmistustekniikoilla.
 
En ole koskaan saanut hyvää selitystä sille, miksi IO-piirit eivät itse sirun fyysisiltä mitoilta pieninisi valmistusteknologian pienetyessä. Ulkoisen koteloinnin pienentäminen voi ehkä olla vaikeampaa liitäntäpinnien määrän vuoksi, mutta jos CPU-ytimiä halutaan saada piirille lisää, ei sekään liene ylivoimainen este.

Suurempi ongelma onkin ollut virrankulutus. Varsinkin Milan EPYCeillä se IP piiri vei niin paljon virtaa, että se monien testien mukaan jo rajoittaa CPU Chiplettien kelloja (kun TDP:tä ei voikaan samalla tavalla ylittää kuin Intelin kuluttajapiireissä).
Lisiäksi uudempi teknologia mahdollistaisi todennäköisemsti paljon nykyistä nopeammat Infinity Fabric -kellot, paremmat saannot, enemmän piirejä/kiekko jne.
I/O-palikat eivät pääse hirvittävästi pienemään, koska niistä lähtee fyysiset linkit ulos, mitkä yksinkertaisesti vaativat oman tilansa. Tuossa oli joskus aiemmin muistaakseni AMD:n grafiikkapiirien muistiohjaimista hyvä käytännön esimerkki, missä piiri tehtiin selvästi aiempaa pienemmällä prosessilla (en nyt ulkoa muista mitkä prosessit) mutta muistiohjaimet olivat fyysisiltä mitoiltaan käytännössä identtiset isompaan prosessiin verrattuna. Ja pomkin viestissä tuli muitakin syitä.
 
I/O-palikat eivät pääse hirvittävästi pienemään, koska niistä lähtee fyysiset linkit ulos, mitkä yksinkertaisesti vaativat oman tilansa. Tuossa oli joskus aiemmin muistaakseni AMD:n grafiikkapiirien muistiohjaimista hyvä käytännön esimerkki, missä piiri tehtiin selvästi aiempaa pienemmällä prosessilla (en nyt ulkoa muista mitkä prosessit) mutta muistiohjaimet olivat fyysisiltä mitoiltaan käytännössä identtiset isompaan prosessiin verrattuna. Ja pomkin viestissä tuli muitakin syitä.
kyseessä tais olla vega vs radeon vii, molemmissa sama muistitekniikka ja muistiohjaimet on suunniteltu uusiksi (näkyy niissä kuvissa), mutta fyysinen koko on pysynyt suht samana vaikka prosessi on paperilla merkittävästi tiheämpi.
 
Koska ulkoisten väylien jännitteet ja virrat on paljon isompia kuin mitä piirin sisäisissä väylissä, eikä niitä voi laskea ellei vastaavasti piirien välistä etäisyyttä laske jne. Nuo korkeammat jännite ja virtavaatimukset määrittävät käytettävien transistorien koon ja siitä syystä johtuen IO komponentit eivät kutistu (enää) valmistustekniikan mukana.

Uudemmalla valmistustekniikalla saannot on tyypillisesti heikommat ja IO piirien koko pysyy suht vakiona, niin ei niitä piirejä per kiekkokaan saada sen enempää. EPYC IO lastun virrankulutus voi hyvinkin laskea, sillä piirin sisäisen reitityksen osa virtabudjetista lienee isohko. Väylien kellontaajuus tuskin on kovin paljon kiinni valmistustekniikasta, mutta en asiasta kauhen paljoa tiedä, luultavasti piirin sisäinen prosessointi/reititys vaan kuluttaisi liikaa sähköä isommilla valmistustekniikoilla.
En minä väitä, ettetkö voisi olla oikeassakin. Mielestäni tätä yleistä käsitystä ei vain koskaan ole kovin tarkasti perusteltu.

Miksi niiden IO-piirien pitää ulkoisille väylille (esimerkiksi PCIe ja RAM) antaa jotenkin kovempaa virtaa kovemmalla jännitetasolla kuin mitä käytetään piirin sisäisillä väylillä?
Yleensähän ne kohdepään piirit (esimerkiksi PCIe / RAM-piirit) saavat varsinaisen käyttöjännitteensä aivan jostakin muualta kuin signalointi/dataväylistä.

PCIe signaalijännite vaihtelee välillä -0,4 -+0,4 V, mikä on aivan samassa skaalassa kuin piirien sisäisetkin jännitteet.
1620995945692.png

DDR4 signaalijännitteistä en tähän heti löytänyt tietoa, mutta DDR4 -piirit toimivat itse normaalisti 1,2 - 1,35V jännitteellä. Eli aika lähellä CPU:n käyttäjännitteitä.
Muita IO-piirin ulkoisia väyliä voivat olla ethernet/SATA (Ordinary Ethernet has a +-1.5V signal level transitions , Serial ATA uses LVDS [EIA/TIA-644] with voltages of 250mV ).

Voihan olla, että väylät vaativat raskaampia kela/kondensaattori/vastusrakenteita kuin piirien sisäiset väylät, mutta ei kai tämäkään ole itsestään selvä asia.
Olisi hienoa, jos joku elektroniikkaa osaava osaisi tarkentaa tätä aluetta (iselleni kun analogiaelektroniikka oli yliopistossa melkeinpä se vähiten kiinnostava osa-alue).
 
Miksi niiden IO-piirien pitää ulkoisille väylille (esimerkiksi PCIe ja RAM) antaa jotenkin kovempaa virtaa kovemmalla jännitetasolla kuin mitä käytetään piirin sisäisillä väylillä?
Koska sen ulkoisen vedon kapasitanssi on muutaman kertaluokan isompi kuin jonkun prossun sisäisen vedon. Jotta jännitetaso saadaan muuttumaan, niin elektroneja pitää saada jalkautettua paljon isompia määriä kuin mitä saman jännitetason muuttamiseen tarvitaan prossun sisällä olevassa vedossa.
 
Voi olla ongelma jos IO-piirejä ei voi tehdä pienemmällä prosessilla ja sitä kautta laskea niiden virrankulutusta. IO-piiri kun kuluttaa aika paljon virtaa.

Esimerkiksi AMD:n 64-ytimisellä Rome (Zen2) EPYC:llä IO-osuus virrankulutuksesta on noin. 90W ja Milanilla (Zen3) jo n. 120W. Tuo energiabudjetti on sitten pois itse prosessoriytimiltä, mikä laskee suorituskykyä.

 
Voi olla ongelma jos IO-piirejä ei voi tehdä pienemmällä prosessilla ja sitä kautta laskea niiden virrankulutusta. IO-piiri kun kuluttaa aika paljon virtaa.

Esimerkiksi AMD:n 64-ytimisellä Rome (Zen2) EPYC:llä IO-osuus virrankulutuksesta on noin. 90W ja Milanilla (Zen3) jo n. 120W. Tuo energiabudjetti on sitten pois itse prosessoriytimiltä, mikä laskee suorituskykyä.

Voi niitä tehdä pienemmällä prosessilla, mutta koko ei skaalaudu samaa tahtia kuin vaikka laskentasiruissa.
 
Voi niitä tehdä pienemmällä prosessilla, mutta koko ei skaalaudu samaa tahtia kuin vaikka laskentasiruissa.
Jep. Epyc prossuilla ison 7nm io-sirun hinta ei ole todennäköisesti mikään este, jos samaan aikaan saadaan sähkönkulutusta tiputettua kymmeniä prosentteja. Työpöydällä taas io piirin kulutuksella ei ole pahemmin merkitystä nykyisessä kilpailutilanteessa ja monoliittinen siru on muutenkin monella tapaa fiksumpi ratkaisu virrankulutuksen optimoimiseen.
 
Ilmeisesti 5-sarja on saamassa "XT"-päivityksen:


Kuulostaisi ihan järkevältä. Intelin 11th gen ei päässytkään juuri missään ohi, joten ne pienetkin häviöt saadaan pienillä kellojen korotuksilla taas kiinni. Tuollaisen pienen korotuksen saa hyvin tehtyä parantuneella valmistusprosessilla ja taas ollaan ykkösenä. Samalla kehitysresurssit voi laittaa täysillä seuraaviin sukupolviin ja niiden ominaisuuksiin.
 
Ilmeisesti 5-sarja on saamassa "XT"-päivityksen:


Noilla on tosin samat OPN:t kuin 5950X ja 5600X prossuilla eli eivät ole AMD:n mielestä eri tuotteita kuten Zen2 XT:t joilla oli omat OPN:t vs perusmallit. Mielestäni kyseessä on vain stepping-päivitys, kellotki on käytännössä samat pl. 16-ydin max boost. Useimmat 5950X:t buustaa vähintään muutamalla ytimellä 5.050 vaikka virallisesti onkin 4.9.
 
Sitten kiinnostaa tietää miksi uusi stepping on tehty, jonkun ongelman se korjaa.
Ei välttämättä kosketa desktop-käyttäjiä mitenkään. Ja voi hyvin olla kasa pikkuasioita joita on korjattu eikä jotain yksittäistä isoa. Näkee sitten kun tulevat.
 
Sitten kiinnostaa tietää miksi uusi stepping on tehty, jonkun ongelman se korjaa.

Pieni viilaus kriittisiin polkuihin voi auttaa siihen, kuinka suuri osa valmistetuista piireistä voidaan myydä kalliimpana mallina, ja kuinka suuri pitää myydä halvempana mallina. Tai pieni viilaus virrankulutukseen voi auttaa siihen, kuinka usein voidaan käyttää nopeampia turbo-modeja, vaikka ne modejen nopeudet pysyisikin samoina.

Ja tyypillisesti prosessoreihin kyllä jää kymmeniä bugeja, jotka on niin pieniä ja merkityksettömiä, että prossua ei jätetä niiden takia tuomatta markkinoille koska kaikki normaali softa toimii oikein, mutta niiden korjaus viivästyttäisi prosessorin markkinoilletuloa kuukausilla. Esimerkiksi jotkut suorituskykylaskurit saattaa antaa outoja lukemia jossain hyvin harvinaisessa tilanteessa vaikka jonkun context switchin jälkeen tjsp.

Tällaisista on kuitenkin mahdollisimman moni kiva korjata.
Ja joskus tällaisten bugien suhteen toimitaan siten, että kuluttajille julkaistaan ensin malli, jossa näitä ei ole korjattu, ja sitten joitain kuukausia myöhemmin julkaistaan serverimallit/pro-mallit, jotka perustuu piirin uuteen steppingiin, joissa merkittävä osa näistä on korjattu.

Julkaistiinkos se EPYCin zen3-malli muuten vasta tämän vuoden puolella? Mitähän steppingiä ne on?

Ja sitten on niitä merkityksellisempiä bugeja, jotka on kierretty sillä, että bugaava rauta on kytketty pois päältä, joko siten että ominaisuus vaan puuttuu, tai jos kyse on jostain käskystä, niin siten että siitä käskystä on joku hidas mikrokoodiemulaatiototeutus.

Muistaakseni Zen3sta puuttui joku Zen2ssa ollut (suorituskykyä parantava, mutta ei toiminnallisuutta lisäävä) ominaisuus, taisi liittyä muistioperaatioiden uudelleenjärjestelyyn, mutta en muista yksityiskohtia. Voi olla että tässä huomattiin bugi juuri ennen julkaisua, jonka takia se disabloitiin. Jos esim. tämä on saatu korjattua ja enabloitua, voidaan tästä saada pari prosettia IPCtä lisää.

Eli mahdollisuuksia siihen mitä on ehkä muutettu on paljon.
 
Eikös joku aika sitten ollu huhuja, että zen 3+ olisi kokonaan peruttu. Threadripperi versiot vielä tulematta, tosin jotain testiä ollut mistä huono suoritus kyky (uutisoinnin perusteella).
Lisäksi nykyinen tsmc valmistus vaje (vedestä ollut pulaa), tosin ilmoittanut kesäkuun aikana saavansa vajeen täytettyä. Ja muutenkin puutetta kaikessa. Niin mihinkähän nuo turbobuusti parannukset olisi menossa.
 
Viimeksi muokattu:
Eipä siinä kauaa kestänyt että AMD vahvisti asian.
"As part of our continued effort to expand our manufacturing and logistics capabilities, AMD will gradually move AMD Ryzen 5000 Series Desktop Processors to B2 Revision over the next 6 months. The revision does not bring improvements in terms of functionality or performance, furthermore, no BIOS update will be required. "
 
Eipä siinä kauaa kestänyt että AMD vahvisti asian.
"As part of our continued effort to expand our manufacturing and logistics capabilities, AMD will gradually move AMD Ryzen 5000 Series Desktop Processors to B2 Revision over the next 6 months. The revision does not bring improvements in terms of functionality or performance, furthermore, no BIOS update will be required. "
Eli siellä on vain korjailtu jotain niin että saannot paranee ja yhä useampi piiri kelpaa. Ihan perus stepping uudistus, ei mitään ihmeellistä.

Saas nähdä milloin sitten Zen4 alkaa esiintyä vuodoissa yms. Nythän sitä on odotettavissa vasta 2022/2023 vuoden vaihteeseen. Aika pitkään mentäisiin pelkällä Zen3:lla jos noin pitkälle menee Zen4 kanssa. Tulisiko sieltä välissä joku Zen3 portattuna TSMC:n "6nm" nodelle? Tuon porttauksenhan pitäisi olla hyvinkin helppo ja mahdollistaisi helpon tehonlisäyksen. Noh vuotoja odotellessa.

 
The revision does not bring improvements in terms of functionality or performance, furthermore, no BIOS update will be required.

Loistava myyntipuhe, kuulostaa minun korviin houkuttelevalta.
Onneksi näitä prosuja ei jää pahemmin makaamaan minnekään varastoon, niin lyhyen epätietoisuuden ajan jälkeen tietää mitä steppingiä saa.
 
Loistava myyntipuhe, kuulostaa minun korviin houkuttelevalta.
Ööö... normaalisti steppingi on vain vaihtunut ja jossain kohtaa porukka huomannut että jaa nyt tulee tuoreempaa. Ei näitä ole edes tarkoitus "myydä". Ihan sama prossu kuin ennenkin.
 
Ööö... normaalisti steppingi on vain vaihtunut ja jossain kohtaa porukka huomannut että jaa nyt tulee tuoreempaa. Ei näitä ole edes tarkoitus "myydä". Ihan sama prossu kuin ennenkin.
Yleensä on kyllä steppingiä varten jotain myös korjattu logiikkapuolella. Tämä taitaa olla ainoa kerta jossa uusi steppingi on vain saantojen parantamiseksi.

Errata olisi kiva nähdä, mutta noi ei ole enää julkisia ainakaan AMD:n puolella. Itselle tää kuulostaa juuri siltä hys hys...vanhat on ihan hyviä, muuten vaan julkaistiin uusi stepping.
 
Yleensä on kyllä steppingiä varten jotain myös korjattu logiikkapuolella. Tämä taitaa olla ainoa kerta jossa uusi steppingi on vain saantojen parantamiseksi.
Yleensä?
Ainoa kerta?

Yleensä korjataan jotain logiikkaa, mutta samalla parannetaan saantojakin. Miten tämä stepping eroaa normaalista?
 
Yleensä on kyllä steppingiä varten jotain myös korjattu logiikkapuolella. Tämä taitaa olla ainoa kerta jossa uusi steppingi on vain saantojen parantamiseksi.
No jaa, ei noista ennenkään ole sellaista tietoa saatu kummaltakaan valmistajalta julkisuuteen minkä pohjalta moista voisi päätellä.
 
Julkaistiinkos se EPYCin zen3-malli muuten vasta tämän vuoden puolella? Mitähän steppingiä ne on?

Googlasin tätä minuutin verran ja ei osunut haaviin muuta kuin pilottituotannon steppingiä.
Voihan olla että Epyciä varten tehtiin pieniä bugikorjauksia Zen 3 logiikkaan.

Toki sana stepping varmaan viittaa nimenomaan valotusmaskiin ja tekemällä paremman maskin saannot tietysti paranee.

edit.
Ei näitä ole edes tarkoitus "myydä". Ihan sama prossu kuin ennenkin.

Vähän huumorilla tuon heitin ja ei olekaan myyntipuhetta vaan ostajan toive. Jos saa valita niin valitsen uudemman steppingin.

Onko semmoisella toiveella joku hinta, ei välttämättä, käytettyjen palsta kertoo myöhemmin.
 
Viimeksi muokattu:

Statistiikka

Viestiketjuista
258 252
Viestejä
4 491 053
Jäsenet
74 171
Uusin jäsen
äänihaitta

Hinta.fi

Back
Ylös Bottom