Tarttis ensin tietää mikä on todennäköisyys että on ylipäätään kaksi toisilleen kriittistä säiettä ja sitten päälle riski että käyttiksen scheduleri lykkää ne eri CCD:eille. Muuten tuolla tiedolla on aika vähän todellista arvoa. Oma veikkaus on että riski on oikeasti niin pieni ettei sillä ole oikeasti merkitystä. Kun ongelmaa ei juuri ollut 4-ytimen CCX:llä tai ainakaan kukaan ei ole pystynyt testituloksissa sitä näyttämään toteen niin vaikea nähdä että mentäisiin huonompaan suuntaan.
Kyllähän noilla eri säikeiden sijoitteluilla leikittiin paljon varsinkin Ryzen 2000 sarjan aikaan yksityisten käyttäjien toimesta. DX11 peleissä kun lykkäsit esim nvidian ajurisäikeen eri ccx:lle kuin pelin mainthreadin, niin esim overwatchissa tuli mukava ~20% suora fps pudotus (cpu rajoitteinen kohta). Äänisäikeet ovat myös latenssi riippuvaisia, vaikka eivät itsestään paljoa prossoria käytäkään. Mutta nämä oli siis pakotettuja sijoituksia säikeille, ei vapaasti sijoittelua schedulerilla. Onhan mahdollisuus että 6core kompleksi riittää, mutta mahdollisuus on silti suurempi kuin 8-core kompleksilla tähän penalttiin.
Ilmeisesti voidaan myös olettaa että kun vuotaneista AIDA tuloksista saa kuvan jossa muistilatenssia oltaisiin saatu tiputettua edellisestä sukupolvesta merkittävästi, IO-piirin ollessa elelleen sama, niin voi kahden eri chipletin välinen keskustelu myös olla nopeampaa kun aikaisemmin?
Viimeksi muokattu: