NVIDIA-spekulaatioketju (Blackwell ja tulevat sukupolvet)

aika turha julkkari jos 5080 erot on vaan 24gb vs 16gb ...
Totaalisen turha. Tuollainen muistinlisäys tekisi 5080S:sta vaan sopivamman AI-paskaan, jonka seurauksena noidenkin hinnat nousee käytännössä varmaan yli 5090 MSRP:n ja saatavuus ei varmasti helpotu.
 
Pitää muistaa että näiden korttirevisioiden pääfunktio on tarjota näytönohjainvalmistajille "uutuuksia" joita lanseerata tärkeisiin myyntikausiin. Joulumarkkinoille vähän Superia tekisi hyvää näytönohjainvalmistajille. Loppuasiakkaiden tuskailu hintatason kanssa ei tämän osalta ole hirveän relevanttia.

Antaisi kyllä myös signaalin että 60-sarjalaista on turha odottaa ennen 2027 loppua / 2028 alkua.
 
Näkihän tuon jo 50x0 sarjan julkaisussa, että 5080 super tulee olemaan "ankea". gb203 piiristä täysi versio käytössä niin ei ole löysiä tarjolla. Ei jäänyt super mahdollisuutta kuin sama piiri + enempi muistia ja tehdasylikellotus tai 5090:en piiristä rajusti leikattu versio(epätodennäköinen ratkaisu).
 
Näkihän tuon jo 50x0 sarjan julkaisussa, että 5080 super tulee olemaan "ankea". gb203 piiristä täysi versio käytössä niin ei ole löysiä tarjolla.
Mun mielestä tämä oli loistava veto Nvidialta. Täysi piiri löysillä kelloilla -> erinomaisesti ylikellotuspotentiaalia ja kortilla pitkä käyttöikä, pärjännee helposti pari-kolme vuotta seuraavaan sukupolveen (jos ei 5090:iin vaihda siinä välissä).

Se mikä tossa oli se varsinainen ”ongelma” on se että GB203 itsessään on melko pieni piiri, se on enemmänkin mid-tier piiri joka on vedetty tappiinsa 5080:ssä. Gappi GB202:een on valtava, kun jälkimmäinen on about tuplasti isompi. Olisin toivonut näkeväni isomman piirin tuossa ”välissä”, 384bit muistiväylällä ja selkeästi 4090:n pieksävällä suorituskyvyllä. Jännä nähä mitä seuraavassa polvessa nähään.
 
Mun mielestä tämä oli loistava veto Nvidialta. Täysi piiri löysillä kelloilla -> erinomaisesti ylikellotuspotentiaalia ja kortilla pitkä käyttöikä, pärjännee helposti pari-kolme vuotta seuraavaan sukupolveen (jos ei 5090:iin vaihda siinä välissä).

Se mikä tossa oli se varsinainen ”ongelma” on se että GB203 itsessään on melko pieni piiri, se on enemmänkin mid-tier piiri joka on vedetty tappiinsa 5080:ssä. Gappi GB202:een on valtava, kun jälkimmäinen on about tuplasti isompi. Olisin toivonut näkeväni isomman piirin tuossa ”välissä”, 384bit muistiväylällä ja selkeästi 4090:n pieksävällä suorituskyvyllä. Jännä nähä mitä seuraavassa polvessa nähään.
Mun pointti ei ollut ottaa kantaa siihen oliko nvidian veto hyvä vai huono. Otin kantaa vain siihen, että 50x0 julkistuksessa jo näki, että 5080 superin kanssa voipi tehdä tiukkaa ellei sitten leikata gb202:sta 384 bit väyläistä 24GB korttia tms. ts. tässä kohtaa ihan turha yllättyä jos 5080 super on vain muistipäivitys ja pieni ylikello tehtaalta.

GB202 taitaa olla 2xgb203:en mutta monoliitiksi toteutettuna. Cachet, sisäiset väylät ja piirinpuolikkaiden välinen liikenne jo suunniteltu tukemaan 2x256bit chiplettiä vaikka GB202 toteutus on monoliittinen piiri. Konesalipuolella nvidialla chiplettiä missä die-2-die kaistaa 10TB/s. Ehkä jossain vaiheessa samankaltaista myös pelipuolelle. Nvidia huhutusti preppaa asioita pikkuaskelilla etukäteen niin jos joskus tekevät pelipuolelle chiplettejä niin on aikaisemmissa arkkitehtuureissa ja toteutuksissa toteutettu asioita ennakkoon
 
Veikkaan, että rubin pelipiirit ovat edelleen monoliitteja, mutta jos nvidia menisi chiplettiin niin arvelisin että olisi 384bit piiri josta tulee 5080, 2x384bit piiri olisi 6090. Tuolla piirillä saisi tehtyä parannukset versus 50x0 vaikka pitäisi valmistusteknologian samana tai 3nm jos menevät niin ei tarvisi tehdä maksimikokoista piiriä. Toki chipet tax/piirien välinen kommunikaatio ongelma pelipiirissä vaikka miten päin pyörittelisi. Toisaalta jos enemmän menee ai ja pro käyttöön 6090:sta kuin peleihin niin ehkä se että suorituskyky on hieman teoreettista pienempi niin ei haittaisi.

Pelipiiri chipletti samalla tapaa kuin kuvan konesali gpu. nv-hbi lastujen väliin. Jos haluaisi mennä märkiin unelmiin mille lasken käytännössä nollan mahollisuudeksi niin gpu - io+cache piiri kombo missä iso cache ja muistiohjaimet olisivat kiinni 5nm io+cache piirissä ja erillinen 3nm logiikkapiiri kiinni nv-hbi:lla io-piirissä. Teoriassa ihan mahdollinen, käytännössä tuskin koska hinta pompsahtaa ihan liikaa. Feynman konesalipiiriin(2028) huhuttu pinottuja 3d-muisteja, mutta näitäkin saataneen pelipiireihin odotella kauan ja pidempään. Tällä välttäisi ongelmat siitä ettei sram ja io oikein skaalaannu kun 3nm:lla ts. 3nm haastava gpu piirille mistä iso osa on IO:ta ja sram:ia.
1780846337125.png
 
Viimeksi muokattu:
Veikkaan, että rubin pelipiirit ovat edelleen monoliitteja, mutta jos nvidia menisi chiplettiin niin arvelisin että olisi 384bit piiri josta tulee 5080, 2x384bit piiri olisi 6090. Tuolla piirillä saisi tehtyä parannukset versus 50x0 vaikka pitäisi valmistusteknologian samana tai 3nm jos menevät niin ei tarvisi tehdä maksimikokoista piiriä. Toki chipet tax/piirien välinen kommunikaatio ongelma pelipiirissä vaikka miten päin pyörittelisi. Toisaalta jos enemmän menee ai ja pro käyttöön 6090:sta kuin peleihin niin ehkä se että suorituskyky on hieman teoreettista pienempi niin ei haittaisi.

Pelipiiri chipletti samalla tapaa kuin kuvan konesali gpu. nv-hbi lastujen väliin. Jos haluaisi mennä märkiin unelmiin mille lasken käytännössä nollan mahollisuudeksi niin gpu - io+cache piiri kombo missä iso cache ja muistiohjaimet olisivat kiinni 5nm io+cache piirissä ja erillinen 3nm logiikkapiiri kiinni nv-hbi:lla io-piirissä. Teoriassa ihan mahdollinen, käytännössä tuskin koska hinta pompsahtaa ihan liikaa. Feynman konesalipiiriin(2028) huhuttu pinottuja 3d-muisteja, mutta näitäkin saataneen pelipiireihin odotella kauan ja pidempään. Tällä välttäisi ongelmat siitä ettei sram ja io oikein skaalaannu kun 3nm:lla ts. 3nm haastava gpu piirille mistä iso osa on IO:ta ja sram:ia.
1780846337125.png
Tätä kakku+muistiohjaimet yhdellä sirulla, mietin jo RDN3 julkkarissa, että miksi oli jaettu muisit 6 chipaletille eikä yksi iso. Ja syy tietysti on muisti chipletin reunojen riittäminen ja etenkin fyysiset johtimien vedot muistipiireille.

Tosin on mahdollista sijoitaa RDNA3 6 chipletin sijaan 2 tai 3 chiplettiä laskentasirun reunoille. Mutta vain pelkkä laskentasiru ja yksi kakku+muistiohjaimet on niin epäsymmetrinen, ettei muistivetoja saa tehtyä. Muuten tuo olisi ilmiselvä ratkaisu. Lienee siksi Nvidia on ennemmin yhdistämässä 2 laskentasirua.

Itse en ol AI nega, mutta jos oikeasti nähtäisiin kunnon kuplan puhkeaminen, niin pelaajille 2 laskentasirua + HBM
:comp:
 
Tätä kakku+muistiohjaimet yhdellä sirulla, mietin jo RDN3 julkkarissa, että miksi oli jaettu muisit 6 chipaletille eikä yksi iso. Ja syy tietysti on muisti chipletin reunojen riittäminen ja etenkin fyysiset johtimien vedot muistipiireille.

Tosin on mahdollista sijoitaa RDNA3 6 chipletin sijaan 2 tai 3 chiplettiä laskentasirun reunoille. Mutta vain pelkkä laskentasiru ja yksi kakku+muistiohjaimet on niin epäsymmetrinen, ettei muistivetoja saa tehtyä. Muuten tuo olisi ilmiselvä ratkaisu. Lienee siksi Nvidia on ennemmin yhdistämässä 2 laskentasirua.

Itse en ol AI nega, mutta jos oikeasti nähtäisiin kunnon kuplan puhkeaminen, niin pelaajille 2 laskentasirua + HBM
:comp:
Näinhän se taitaa olla, että loppuu reuna kesken vaikka kokeilisi minkälaista geometriaa kehitellä. Ehkä pitäisi olla 2 kipaletta cache piirejä per gpu, mutta siinä pompsahtaa taas hinta lisää. Nvidialla oli kyllä paperi jostain 2019 tms. missä kaavailivat erillistä cache piiriä konesalipuolelle. Taitaa kuitenkin käydä niin, että pinotut "3d muistit" on tie minkä ovat valinneet konesalipuolella(2028). Ehkä valuu joskus pelipuolelle myös sama ratkaisu.

--

Superien muistipiirit taitaa löytyä nyt kun cpx rubin peruttu ja sen tilalle groq:in lpu joka käyttää sram:ia gddr7:en sijaan. Piti cpx rubin olla loppuvuodesa 2026 niin lienee nvidia varannut gddr7 valmistuskapasiteettia gddr7 muisteihin mitä ei voi oikein muualla käyttää kuin pelipiireissä, tuskin myöskään varattuja gddr7 linjastoja voinut mihinkään toiseen käyttöön konvertoida. Tuo cpx peruminen tapahtunut about 2025/2026 vuodenvaihteessa tai alkuvuodesta 2026.
 
Näinhän se taitaa olla, että loppuu reuna kesken vaikka kokeilisi minkälaista geometriaa kehitellä. Ehkä pitäisi olla 2 kipaletta cache piirejä per gpu, mutta siinä pompsahtaa taas hinta lisää. Nvidialla oli kyllä paperi jostain 2019 tms. missä kaavailivat erillistä cache piiriä konesalipuolelle. Taitaa kuitenkin käydä niin, että pinotut "3d muistit" on tie minkä ovat valinneet konesalipuolella(2028). Ehkä valuu joskus pelipuolelle myös sama ratkaisu.

--

Superien muistipiirit taitaa löytyä nyt kun cpx rubin peruttu ja sen tilalle groq:in lpu joka käyttää sram:ia gddr7:en sijaan. Piti cpx rubin olla loppuvuodesa 2026 niin lienee nvidia varannut gddr7 valmistuskapasiteettia gddr7 muisteihin mitä ei voi oikein muualla käyttää kuin pelipiireissä, tuskin myöskään varattuja gddr7 linjastoja voinut mihinkään toiseen käyttöön konvertoida. Tuo cpx peruminen tapahtunut about 2025/2026 vuodenvaihteessa tai alkuvuodesta 2026.
Wikö tossa CPX olisi ollut 4 Gt piirit. Tosin niitä tuskin ehditiin valmikstaa ja samoilla linjoilla syntyy varmaan 3 Gt piirejä. Jännä nähdä päätyykö tuo CPX piiri mihinkään käytöön, ei ainakaan ole valmistettu paljoa. Hyvä esimerkki, miten Nvidian olat ratkaisut ei ole välttämättä aina kovin optimaalisia LLM hommiin kun näin loppuvaiheessa muutettiin suunnutelmia radikaalisti. Selvästi joihinkin tehtäviin tarvitaan paljon nopeaa SRAM:a.

Mitä nuo 3d muistit on? HBM on pinottua DRAM.
 
Viimeksi muokattu:
Intelin xenonissa on aktiivinen interposer missä ~500 Mt L3. Ja hinta puolet mitä B300. Niin luulisi Nvidian siirtyvän johonkin vastaavaan ratkaisuun.
 
Wikö tossa CPX olisi ollut 4 Gt piirit. Tosin niitä tuskin ehditiin valmikstaa ja samoilla linjoilla syntyy varmaan 3 Gt piirejä. Jännä nähdä päätyykö tuo CPX piiri mihinkään käytöön, ei ainakaan ole valmistettu paljoa. Hyvä esimerkki, miten Nvidian olat ratkaisut ei ole välttämättä aina kovin optimaalisia LLM hommiin kun näin loppuvaiheessa muutettiin suunnutelmia radikaalisti. Selvästi joihinkin tehtäviin tarvitaan paljon nopeaa SRAM:a.

Mitä nuo 3d muistit on? HBM on pinottua DRAM.
Piti olla 4GB piirit. Millon lie pitäis muistipiirien valmistamisen alkaa, että q4:lla olisi ensimmäiset cpx:t konesaleissa. Varmaan kerinneet vaihtaa 3GB piireihin ja menee supereihin. Tähän tais viitata sekin kun nvidian Q1 sijoittajapuhelussa sanoivat, että mahdollisuus on että pelipuolella helpottaa loppuvuodesta.

Eivät varmaan kerenneet aloittaa cpx piirien massavalmistusta. Nvidialla tosi lyhyt sykli tapeoutista massatuotantoon. Ihan älytön ajatella, että vera-rubin konesaligpu:n ja muiden piirien tapeoutit oli viime kesäkuussa, joskus syksyllä oli piirit labrassa ja viime viikolla meni ekat valmiit nvl72 vera-rubin räkit asiakkaiden konesaleihin.

--

Ei ole varmaa tietoa miten nvidian sram pinoaminen oikein on. Jensen vihjaili, että groq:lta ostettu lpu menee next leveleille sram:in kanssa kun integroidaan feynmaniin.
 
Viimeksi muokattu:
Intelin xenonissa on aktiivinen interposer missä ~500 Mt L3. Ja hinta puolet mitä B300. Niin luulisi Nvidian siirtyvän johonkin vastaavaan ratkaisuun.
Ei se mikään interposer ole, kyseessä on tarkemmin kolme erillistä sirua joissa on tuon LLC:n ohella myös muisti- ja io-ohjaimet.
EMIBit ovat käytännössä interposereita tuossa
clearwater.jpg
 
No mikä se on kun päällä on kumminkin laskentapiirit?
Se on vain 3D-pinottu piiri.
interposerin funktio on helpottaa johdottamista piiriltä toiselle tai muualle, EMIBit hoitaa sen Intelillä
(kts edit ylemmässä)
 
Aa juu Base tile on Intelin nimitys sille. No aika lähes sama asia kumminkin.
Ei ole. Kuten totesin, interposerin tehtävä on helpottaa johdottamista piiriltä(sirulta) toiselle tai muualle. Intelillä, mukaan lukien tuo Clearwater Forest, sen hoitaa EMIB-sillat.
noiden "base die" sirujen nimittäminen interposereiksi olisi oikeastaan sama kuin kutsuisi vaikka kahden ekan sukupolven X3D Ryzeneiden prosessorisiruja interposereiksi koska niiden päällä oli 3D V-Cache sirut
 
Ei ole. Kuten totesin, interposerin tehtävä on helpottaa johdottamista piiriltä(sirulta) toiselle tai muualle. Intelillä, mukaan lukien tuo Clearwater Forest, sen hoitaa EMIB-sillat.
noiden "base die" sirujen nimittäminen interposereiksi olisi oikeastaan sama kuin kutsuisi vaikka kahden ekan sukupolven X3D Ryzeneiden prosessorisiruja interposereiksi koska niiden päällä oli 3D V-Cache sirut
No mikä sitten on aktiivisen interposerin määritelmä. En väitä että se olisi oikein tai tarkka tässä. Mutta minusta se viitaa yleisesesti juurikin alustapiihin jossa on aktiivisia ominaisuuksia. Tässä se on ehkä vähättelevä terni ja Intelin ratkaisu on enemmän, mutta "lähes sama asia" ei viitannutkaan, että se olisi sopiva termi, vaan puhekielessä lähes sama asia. Varsinaisten logiikkapikrien alla olevaa piitä joka jossa itsessään on logiikkaa. Ei ollut tarkoitus vängätä tästä, mutta kun sanoin, että lähes sama asia, niin tarkoitin, että olit oikeassa, mutta terminologia on silti lähellä.



Clearwater Forest is also the first high-volume production CPU that leverages Foveros Direct3D tech, which is an advanced packaging solution that bridges the compute and IO tiles together on the base active tiles. Foveros Direct 3D has a 9 μm bump pitch and uses Cu-to-Cu bonding. It acts as an active Si interposer with high density and low resistance and offers ~0.05pJ/bit performance. This means that Intel needs to spend virtually zero power to move data through and forth between the two dies

Edit: Myös Intel itse nimitää sitä aktviiseksi interposeriksi.
2025-10-09_0-33-09-1456x819.png
 
Viimeksi muokattu:
No mikä sitten on aktiivisen interposerin määritelmä. En väitä että se olisi oikein tai tarkka tässä. Mutta minusta se viitaa yleisesesti juurikin alustapiihin jossa on aktiivisia ominaisuuksia. Tässä se on ehkä vähättelevä terni ja Intelin ratkaisu on enemmän, mutta "lähes sama asia" ei viitannutkaan, että se olisi sopiva termi, vaan puhekielessä lähes sama asia. Varsinaisten logiikkapikrien alla olevaa piitä joka jossa itsessään on logiikkaa. Ei ollut tarkoitus vängätä tästä, mutta kun sanoin, että lähes sama asia, niin tarkoitin, että olit oikeassa, mutta terminologia on silti lähellä.



Kai sen voi noinkin määritellä, mutta se tosiaan samalla tekee niistä Ryzeneiden prosessorisiruista aktiivisia interposereita.
 
Asus taannoin esitteli 1000W 48V konseptiaan, nyt AURAS esitellyt jäähyään jolla jäähdyttää 1000W GPU:ta: 2x 360 AIO.

Todellakin taitaa olla tulossa 1000W 6090.
RTX 6090 Ready: Cooling company develops 1000W GPU cooler with dual 360mm radiators - VideoCardz.com

Ei taida jäädä ko. kortin hinta härmässä 5000€. MSRP voi olla vaikka 2000usd Nahkatakki miehellä ilman veroja USA, silti käytännössä hinta 3 tai 4-kertainen eli täällä sellaiset 5-6000€.
Ei asus/AIB-jengi tiedä vielä mitä TDP:ta 60x0 sarja tulee olemaan. TDP ja muut piirin tiedot + referenssipiirilevy yms. menee valmistajille ihan viime tingassa eikä ole edes huhua että piiri olisi mennyt tapeoutista läpi. Veikkaan että pysyy 600W pinnassa referenssimallin tdp. Onhan noita 5090:iakin jotka on mahdollistaa paljon yli referenssin tdp:t, esim juuri asukselta 800W versio: ROG Matrix Platinum GeForce RTX™ 5090 - ASUS Graphics Cards 30th Anniversary Edition | ROG Matrix | Gaming Graphics Cards|ROG - Republic of Gamers|ROG Global

Nvidia tähtää johonkin tdp:hen, testaavat piirit ja asettavat testien+kilpailutilanteen pohjalta watit. AIB-porukalle tieto kerrotaan niin myöhäisessä vaiheessa kuin mahdollista. Aasia vuotaa kaikki tiedot internettiin. Sama syy miksi saadaan tiedot millon tapeout ts. tiedostot aasiaan siirretty tai alkaa tulemaan pajalta jäähyyn/korttiin osia == heti netissä.
 
Viimeksi muokattu:
Ei tee, koska siinä sram-sirussa on sama määrä logiikkaa kuin sinun postauksissa.
Mistä kohtaa Ryzenin prosessorisiru on sram-siru? Mainitsin tarkoituksella aiemmassa viestissä nimenomaan kaksi ensimmäistä X3D-sukupolvea, joissa 3D V-Cache -siru on prosessorisirun päällä. Prosessorisiru sisältää reititystä sen päällä istuvalta sirulta ja tietenkin omat logiikkansa koska kyseessä on prosessorisiru. Kärjistävä esimerkki toki, sitä en kiellä missään nimessä. Vai meinaatko että ollakseen interposer sieltä pitäisi mennä sirulta x interposerin läpi suorat piuhat paikkaan y? Vai että sen päällä olevan sirun pitäisi myös sisältää logiikkaa?
 
Intel cpu + nvidia gpu "chiplet":iä huhuillaan 2028 alkupuolelle. Lienee samasta piiristä tulee arm+rubin ratkaisut. Nvidia tuskin tekee yhtä piiriä inteliä varten ja toista piiriä mediatekille. Samaa gpu tiiltä sekä x86 että arm puolelle.
According to Erdi Özüağ, as per the current Intel roadmap, the targeted date of these SoCs is the first quarter of 2028, and if the date holds, we can see an announcement as early as CES 2028.
Last year, Intel announced that it was working with NVIDIA on a custom SoC that would incorporate NVIDIA's RTX GPU tiles. Intel stated that these SoCs will power a wide range of PCs that require the integration of these levels of CPUs & GPUs together into a single package.

Jos n1x:sta vetää johtopäätöksiä("mobile 5070 dgpu tasoinen") niin tuo intel+nvidia vois olla mobiili 6070 tasoinen gpu.

Olettaen että roadmap on aito niin varmaan rubin dgpu:ta voi odotella 2027 lopulle tai 2028 alkuun myös. Olisi aika yllättävää jos 6090+6080:en julkaisu ei olisi ensimmäiset rubin kuluttajagput mitkä julkaistaan ja muut myöhemmin.
 
Intel cpu + nvidia gpu "chiplet":iä huhuillaan 2028 alkupuolelle. Lienee samasta piiristä tulee arm+rubin ratkaisut. Nvidia tuskin tekee yhtä piiriä inteliä varten ja toista piiriä mediatekille. Samaa gpu tiiltä sekä x86 että arm puolelle.



Jos n1x:sta vetää johtopäätöksiä("mobile 5070 dgpu tasoinen") niin tuo intel+nvidia vois olla mobiili 6070 tasoinen gpu.

Olettaen että roadmap on aito niin varmaan rubin dgpu:ta voi odotella 2027 lopulle tai 2028 alkuun myös. Olisi aika yllättävää jos 6090+6080:en julkaisu ei olisi ensimmäiset rubin kuluttajagput mitkä julkaistaan ja muut myöhemmin.
Siinä on pienempi muistiksista. Tietty voi markkinoida x luokan teholla varmaan vaikka 30 % hitaampi. Niin kallis, että tavalaan ois voinnu olla 256 bit. Mutta jos tolla ei niin väliä, niin näkee vaan, että muistin määrä on tätkein harrastelioilla.
Luulis hinnsn olevan Srx Halon vettan, mutta voi olla Nvidia lisä.
 
Siinä on pienempi muistiksista. Tietty voi markkinoida x luokan teholla varmaan vaikka 30 % hitaampi. Niin kallis, että tavalaan ois voinnu olla 256 bit. Mutta jos tolla ei niin väliä, niin näkee vaan, että muistin määrä on tätkein harrastelioilla.
Luulis hinnsn olevan Srx Halon vettan, mutta voi olla Nvidia lisä.
mobiilissa on paljon hajontaa kun paljon riippuu siitä miten piiri kellotetaan. Voi olla täysin sama piiri ja ihan erilainen suorituskyky kun sama piiri voi löytyä 14" thin and litesta ja 16" paksusta peliläppäristä isolla jäähyllä. n1x:aa computex:ssa mainostettiin mobile 5070 teholuokassa kisaavana tuotteena. Testit kertoo sitten mikä todellisuus on, että onko suorituskyky suurinpiirtein samanlaisessa läppärissä lähempänä 5070 mobile vai 5060 mobile.

n1x:ssakin arm+win11 skaalataan 65W-120W välillä oleviin läppäreihin niin hajontaa pelkän n1x:n sisällä löytynee erittäin merkittävästi ennen kuin edes verrataan toisiin piireihin.
 
Viimeksi muokattu:
mobiilissa on paljon hajontaa kun paljon riippuu siitä miten piiri kellotetaan. Voi olla täysin sama piiri ja ihan erilainen suorituskyky kun sama piiri voi löytyä 14" thin and litesta ja 16" paksusta peliläppäristä isolla jäähyllä. n1x:aa computex:ssa mainostettiin mobile 5070 teholuokassa kisaavana tuotteena. Testit kertoo sitten mikä todellisuus on, että onko suorituskyky suurinpiirtein samanlaisessa läppärissä lähempänä 5070 mobile vai 5060 mobile.
Aa, juu kun Nvidialla tuon
kusetusnnimeys, että 5060 työpäytä GB206 On läpy 5070.
 

Statistiikka

Viestiketjuista
310 582
Viestejä
5 268 139
Jäsenet
83 873
Uusin jäsen
kaupoli

Hinta.fi

Back
Ylös Bottom