Wienin yliopiston kehittämä adaptiivinen transistori lupaa leikata tarvittavien transistorien määrän murto-osaan

[Kaotik]

Wienin teknillisen yliopiston kehittämässä FET-transistorissa perinteisten hilan (gate), lähteen (source) ja nielun (drain) muodostamaan kolmiyhteyteen on lisätty neljäs elementti, germaniumista valmistettu "control electrode" tai "program gate" eli ohjelmointihila.
Germaniumin sähköiset ominaisuudet mahdollistavat ohjelmointihilan käytön transistorin toiminnallisuuden muokkaamiseen lennosta ja siten voidaan pienentää tarvittavien transistorien määrää. Kehittäjien mukaan perinteisten aritmeettisten funktioiden suorittamiseen menee 160 perinteistä transistoria, mutta heidän kehittämiään transistoreja tarvittaisiin vain 24. Tämä mahdollistaa paitsi enemmän toiminnallisuutta pienempään tilaan, myös potentiaalisesti korkeampia kellotaajuuksia ja parempaa suorituskykyä.

Lähde: CPUs Could Use 85 Percent Fewer Transistors With New Adaptive Tech

 

[J-T]

Seuraava kysymys kuuluukin että kuinka paljon nämä adaptiiviset transistorit vievät virtaa verrattuna perinteikkääseen transistoriin. Esimerkiksi yksi perinteinen vs yksi adaptiivinen transistori. En nyt uutisartikkelista saanut muuta ulos kuin tämän:

with fewer transistors operating for the same work, power consumption and temperatures are reduced, which in turn allows for higher frequency scaling and performance.

 

[emagdnim]

Hei hei mooren laille. Eipä sitä nyt oikee enää muutenkaan ole "kyetty*" toteuttaan?

*tehoa per watti tärkeämpää nykyää ja transistorit jo niin perhanan pieniä

 

[Reivn]

Täähän on erittäin positiivinen uutinen jos saavat tuon joskus massatuotantoon saakka. Mahdollisuudet on aika suuret, voi mennä kokoluokassa alaspäin, tai vaihtoehtoisesti on mahdollista tuottaa myös nykyisellä kokoluokalla laitteita joiden virrantarve on huomattavan pieni tehojen kärsimättä.

 

[antero]

Kuulostaa liian kalliilta ratkaisulta joka tapauksessa. Tietenki jos keinotekoista vanhennusta haetaan, varmaan hyvä siihen.

 

[zepi]

Kuulostaa liian kalliilta ratkaisulta joka tapauksessa. Tietenki jos keinotekoista vanhennusta haetaan, varmaan hyvä siihen.

Mikä tästä nyt yhtäkkiä erityisen kalliin ratkaisun tekisi? Germanium on normaali puolijohdeprosesseissa käytetty matriaalia ja sillä pari lisästruktuurin valottaminen tuskin lisää kustannuksia sen enempää kuin 1-2 lisävalotusta yleisesti (niitä on jo 10+ normaalistikin).

Piirien suunnittelu toki muuttuu jonkin verran, mutta jos ja kun suunnittelulibraryihin tehdään valmiita komponenttejä kerran, niin niitä voi sitten käyttää uudelleen.

 

[zxcv]

Olisi kiva jos @hkultala ehtisi kertoamaan näkemyksensä (tämä ei mitenkään sarkastisesti vaan aina loistava lukea sinun kommentteja aiheesta)

 

[njake]

Jos oikein ymmärsin, niin tämä yksi transistori toteuttaa yksinään AND logiikan ja jotain muutakin?
https://circuitdigest.com/sites/default/files/inlineimages/u2/Circuit-Schematic-to-Design-AND-Gate-Using-NPN Transistor.png

 

[hkultala]

Jos oikein ymmärsin, niin tämä yksi transistori toteuttaa yksinään AND logiikan ja jotain muutakin?
https://circuitdigest.com/sites/default/files/inlineimages/u2/Circuit-Schematic-to-Design-AND-Gate-Using-NPN Transistor.png

Tuo kuva on huono esimerkki koska se on transistor-resistor-logiikkaa(TRL), jota on käytetty viimeksi merkittävissä määrin joskus 1960-luvulla, sen jälkeen siirryttiin TTL-logiikkaan 1970-luvun alussa josta siirryttiin CMOSiin 1980-luvun lopussa.

Nykyaikaiset piirit perustuvat siis CMOSiin joissa ei ole ollenkaan vastuksia, vaan suurempi määrä transistoreita siten että
siellä on aina pari erilaisia transistoreita, toinen transistori yhdistää signaalin nollaan, toinen ykköseen.

CMOS on sekä vähävirtaisempaa että nopeampaa kuin TRL tai TTL (mutta vaatii siis enemmän transistoreita, mutta ne tosiaan halpeni jo 1980-luvulla tasolle, että siihen siirryttiin, koska nopeus ja virrankulutus kävi tärkeämmiksi).

Nykyaikaiset CMOS-portit näyttää suurinpiirtein tällaiselta:

Mikäli nyt tulkitsen tuota uutista oikein, niin tuo mahdollistaisi transistorien vaihtamisen lennossa NPN-transistoreista PNP-transistoreiksi ja toisinpäin.

Pitää vielä hetki miettiä että mitä kaikkea se käytännössä mahdollistaakaan. Pikaisesti ajateltuna vaikuttaisi siltä, että invertteri ainakin muuttuu tuolla muutoksella tarpeen vaatiessa suoraan vahvistimeksi, mikä tarkoittaa, että tuolla ylimääräisellä inputilla halvasta invertteristä (2 transistoria) voitaisiin tehdä xor-portti; normaalilla CMOSilla xor-portti tehdään tyypillisesti 8 transistorilla

Tuo uutinen ei kuitenkaan kerro, mitä tuo muutos tekee transistorien nopeudelle tai sähkönkulutukselle, minkä takia siihen kannattaa suhtautua varauksella. CMOSissa kuitenkin käytetään jo "minimiin" verrattuna tuplamäärä transistoreita virrankulutus- ja nopeussyistä, logiikan tiheys ei ole se tärkein nykyään optimoitava asia.

 

[xylitoli]

Jos oikein ymmärsin, niin tämä yksi transistori toteuttaa yksinään AND logiikan ja jotain muutakin?
https://circuitdigest.com/sites/default/files/inlineimages/u2/Circuit-Schematic-to-Design-AND-Gate-Using-NPN Transistor.png

Ilmeisesti varsinaisen tutkimusjulkaisun nimi on:
Nanometer-Scale Ge-Based Adaptable Transistors Providing Programmable Negative Differential Resistance Enabling Multivalued Logic

Ja siihen viittaavassa lausumassa kertovat, että yksi idea on käyttää näitä tuottamaan moniarvoisempaa logiikkaa kuin perinteinen 0/1:
"Multivalued logic can also be implemented in this way – i.e. circuits that work not only with 0 and 1, but with a larger number of possible states."
-->Perinteisesti tälläiset moniarvoiset logiikat vaativat fysiikan laeista johtuen matalempia kellotaajuuksia kuin 0/1 logiikat toimiakseen virheettömästi. Jää vielä arvailujen varaan auttaako näiden idea siihen.

Toisena ideana nostavat esiin:
"In this way, for example, a NAND gate (a logic not-and gate) can be switched to a NOR gate (a logic neither-nor gate)."
-->Tulee vaan mieleen että montakohan transistoria taas sitten tarvitaan päättämään ja ohjaamaan sitä milloin rakenne toimii NANDina ja milloin NOR:ina. Ja millainen varoaika tarvitaan että portti on stabiloitunut toimimaan oikein kun se ohjataan esimerkin mukaisesti NAND:ista NOR:iksi. Jos toiminnallisuussiirtymäään kuluu vaikkapa kellojakso hukkaan, niin vaikka tällä (porttityypistä toiseksi ohjaamisella) saadaan kenties edullisuutta pienemmän transistorimäärän johdosta, niin ei ehkä pärjättäisi sille että molemman tyyppiset portit olisi toteutettu staattisesti.
Kenties jossain massiivisesti skaalautuvassa ongelmassa saattaisi olla selvempää hyötyä tälläisestä porttityyppien lennosta vaihdettavuudessa.

 

[zepi]

Vaikea kuvitella, että dynaamisesta vaihtamisesta olisi oikeasti merkittävää hyötyä kun käsittäkseni edes fpga:eiden ajonaikainen uudelleenkonfigurointi on harvinaista.

Sen sijaan jos esim. jotain numeronruhjoimen (SHA-laskimen) osia saa toteutettua enemmän samaan pinta-alaan ja virrankulutukseen, niin eiköhän se tuotekehityspanos aika nopeasti johda uuden sukupolven bitcoin-kaivureihin .