Samsung kertoi lisätietoja ensi vuonna käyttöön tulevasta 3 nanometrin GAAFET-prosessista

[Kaotik]

Kaotik kirjoitti uutisen/artikkelin:
Huippusuorituskyvyn piireissä siirryttiin perinteisistä 2D-transistoreista kolmiulotteisiin FinFET-transistoreihin vuonna 2012, kun Intel aloitti Ivy Bridge -prosessoreiden myynnin. Pian on edessä seuraava askel, kun valmistajat aloittavat siirtymisen kohti GAAFET-transistoreja (Gate All Around Field Effect Transistor), joissa hila ympäröi kanavat täysin.



Samsung on esitellyt IEEE International Solid-State Circuits Conference -tapahtumassa eli ISSCC:ssä ensimmäisiä yksityiskohtia yhtiön tulevasta 3 nanometrin prosessista, joka hyödyntää GAAFET-transistoreja. Tarkemmin käytössä tulee olemaan kahdenlaisia transistoreja. Samsung kutsuu sen omia nanolevyihin perustuvia transistoreja tuotemerkin suojaamalla MBCFET-nimellä (Multi-Bridge Channel FET) ja nanolankoihin perustuvia tavallisksi GAAFETeiksi.

GAAFET-transistoreissa nimestä riippumatta voidaan hallita transistorien suorituskykyä ja samalla tehonkulutusta kanavien leveyttä muuttamalla. Leveämmät kanavat ovat nopeampia mutta samalla ne kuluttavat enemmän tehoa. Tällä on vaikutusta myös piirien transistoritiheyteen, kun saman piirin sisällä voidaan eri osissa hyödyntää aina sopivan levyisin kanavin varustettuja transistoreja.

Samsungin 3GAE-prosessin, joka hyödyntää ensimmäisen sukupolven MBCFET-teknologiaa, on tarkoitus päästä tuotantoon vuonna 2022. Yhtiö on kuitenkin ehtinyt jo toteuttamaan ensimmäisen MBCFET SRAM -sirun ja ISSCC:ssä kerrottujen tietojen mukaan 256 megabitin SRAM olisi pinta-alaltaan 56mm2. Samsungin omien vertailujen mukaan 3GAE tarjoaa 30 % parempaa suorituskykyä samalla tehonkulutuksella, 50 % pienempää tehonkulutusta samalla suorituskyvyllä ja jopa 80 % korkeampaa transistoritiheyttä, kuin yhtiön 7 nanometrin 7LPP-prosessi. Transistoritiheyden kasvu on luonnollisesti riippuvaista entistä useammasta seikasta GAAFET-transistoreiden kohdalla, eikä Samsungin luvusta tiedetä muuta, kuin että se perustuu sekoitukseen logiikka- ja SRAM-transistoreja.

Lähde: Tom's Hardware

Linkki alkuperäiseen juttuun

 

[hkultala]

Menee kyllä ihan uudelle tasolle tämä prosessien markkinointilukujen deflaatio tämän myötä:

3nm pitäisi olla (7/3)^2 =49/9 = 5.44 kertaa tiheämpi kuin 7nm.

Mutta Samsungin "3nm" onkin vain 80% eli 1.8x tiheämpi kuin Samsungin "7nm".

 

[hkultala]

Ihmetyttää myös tuo demonstroitu SRAM-piiri. 256 megabittiä (32 megatavua) 56mm^2 pinta-alalla kuulostaa aika harvalta, Zen2n/Zen3n L3-välimuistit on kuitenkin n. neliömillimetrin/megatavu, eli tämä olisi siihen verrattuna melkein puolet harvempi, vaikka valmistustekniikan pitäisi olla (melkein) tuplasti tiheämpi.

 

[Kaotik]

Ihmetyttää myös tuo demonstroitu SRAM-piiri. 256 megabittiä (32 megatavua) 56mm^2 pinta-alalla kuulostaa aika harvalta, Zen2n/Zen3n L3-välimuistit on kuitenkin n. neliömillimetrin/megatavu, eli tämä olisi siihen verrattuna melkein puolet harvempi, vaikka valmistustekniikan pitäisi olla (melkein) tuplasti tiheämpi.

Toi AMD:n L3-kakku on jotain erityisen tiheää vissiin, kun vertasivat Navi21:ssä että GPU:n L2:ssa käytettävä välimusiti vie ~4x tilaa vrt se.

 

[kime1980]

Mitenkähän 5nm, 6nm, 7nm, 10nm ja 14nm prosessorien rakenne vertautuu keskenään eri valmistajilla?
Joskus muistan kun oli mitoista artikkeli, mutta siitä on jo jokunen vuosi aikaa ja siinä taisi olla paras prosessi 10nm.

 

[Luckyo]

Mitenkähän 5nm, 6nm, 7nm, 10nm ja 14nm prosessorien rakenne vertautuu keskenään eri valmistajilla?
Joskus muistan kun oli mitoista artikkeli, mutta siitä on jo jokunen vuosi aikaa ja siinä taisi olla paras prosessi 10nm.

Ei mitenkään. Nämä ovat markkinointitermejä. 3nm on ylipäätään transistoreissa ylitsepääsemätön raja, koska tässä kokoluokassa klassisen mekaniikan lakien lisäksi kvanttimekaniikan lait tulevat voimaan, mukaan lukien epävarmuusperiaate.

Koska transistori on työkalu jonka ainoa tarkoitus on tuottaa tarkka tulos, se ei kykene toimimaan kvanttimekaanikan lakien alaisena.

 

[zepi]

Ei mitenkään. Nämä ovat markkinointitermejä. 3nm on ylipäätään transistoreissa ylitsepääsemätön raja, koska tässä kokoluokassa klassisen mekaniikan lakien lisäksi kvanttimekaniikan lait tulevat voimaan, mukaan lukien epävarmuusperiaate.

Kvanttimekaniikka on voimasa kyllä paljon 3nm isommissakin rakenteissa. Elektronien tunnelointia tapahtuu paljon pidemmilläkin matkoilla.

edit: no nyt kun virkistin muistia, niin tosiaan ei kyllä juuri 3nm pidemmillä matkoilla. Muista kvantti-ilmiöitä kyllä tapahtuu jo.

Se, että prosessin markkinointinimi on 3mm, ei tarkoita, että yksikään prosessin mitta olisi 3nm.

 

[Luckyo]

Se, että prosessin markkinointinimi on 3mm, ei tarkoita, että yksikään prosessin mitta olisi 3nm.

Kyllä, juuri tätä tarkoitinkin kun aloitin sanomalla että "nämä ovat markkinointitermejä". Eli eivät siten ole mitenkään verrannollisia keskenään, koska jokaisen valmistajan markkinointitiimi keksii ihan itse omat markkinointiterminsä.