Intelin tuleva Sapphire Rapids -palvelinprosessori vuotokuvissa

[Kaotik]

Kaotik kirjoitti uutisen/artikkelin:
Intel on vasta päässyt aloittamaan Ice Lake-SP -palvelinprosessoreiden tuotannon, mutta sen seuraajaa on huhuttu julkaistavaksi jo kuluvan vuoden aikana. Todennäköisemmin prosessorit kuitenkin saapuvat markkinoille aikaisintaan ensi vuoden puolella. Riippumatta lopulta toteutuvasta aikataulusta Sapphire Rapids -koodinimellä tunnetut seuraavan sukupolven Xeon Scalable -prosessorit ovat merkittävä julkaisu jo niiden tuomien uusien teknologioiden myötä.

[gallery link="file" columns="2" size="medium" ids="57826,57825"]

Luotettavista vuodoistaan tuttu HXL on twiitannut kiinalaisesta Bilibili-palvelusta löytämänsä kuvat tulevasta palvelinprosessorista. Alkuperäisen vuotajan mukaan LGA4677-X-kantaan sopiva ja 1,3 GHz:n peruskellotaajuudella toimiva Engineering Sample on joko viimeisiä ES0-tason prosessoreita tai askelta pidemmällä oleva ES1-versio. Se rakentuu ilmeisesti neljästä erillisestä prosessorisirusta, joissa HXL:n mukaan olisi mahdollisesti kussakin enimmillään 14 eli yhteensä 56 ydintä, mutta tästä ei ole vielä varmuutta.

Sapphire Rapids tulee olemaan näillä näkymin yksi ensimmäisistä DDR5-muisteja tukevista alustoista, mutta se tukee sen lisäksi suoraan prosessorin paketointiin integroituja HBM-muisteja. Vuodon mukaan paketin sisällä olisi neljä HBM-pinoa prosessorisirujen rinnalla. Sen lisäksi uusia teknologioita ovat tuki PCI Express 5.0:lle ja siihen perustuvalle avoimelle Compute Express Link -väylälle.

Päivitys:



HXL löytänyt samasta lähteestä kuvan prosessorista myös ilman lämmönlevittäjää. Lämmönlevittäjän alta paljastuu alkuperäisen vuotajan mainitsemat neljä sirua, mutta mainostettuja HBM-muisteja kuvan prosessorissa ei ole nähtävillä. Sen sijasta mielenkiintoisena yksityiskohtana sirun reunalta löytyy yksi pienikokoinen Altera-brändätty piiri. Altera oli FPGA-piireihin erikoistunut yritys, jonka Intel kaappasi talliinsa vuonna 2015.

Lähde: HXL @ Twitter, Bilibili

Linkki alkuperäiseen juttuun

 

[hsalonen]

Onko ne HBM:t jonkun tason cache vai vaan huippunopeana lisämuistina siellä?

 

[Kaotik]

Onko ne HBM:t jonkun tason cache vai vaan huippunopeana lisämuistina siellä?

Tästä joudutaan valitettavasti vielä odottelemaan tarkempia tietoja, tällä hetkellä ei tiedetä kuin että HBM on tuettuna ylipäätään.

edit: uutista päivitetty, löytyi myös kuva ilman heatspreaderia eikä tässä mallissa näytä olevan lainkaan alkuperäisvuotajan mainitsemia HBM-muisteja. HBM-tuki oli kuitenkin tiedossa jo entuudestaan, eli se itsessään ei ole virheellistä tietoa.

 

[Tigerou]

Tästä joudutaan valitettavasti vielä odottelemaan tarkempia tietoja, tällä hetkellä ei tiedetä kuin että HBM on tuettuna ylipäätään.

edit: uutista päivitetty, löytyi myös kuva ilman heatspreaderia eikä tässä mallissa näytä olevan lainkaan alkuperäisvuotajan mainitsemia HBM-muisteja. HBM-tuki oli kuitenkin tiedossa jo entuudestaan, eli se itsessään ei ole virheellistä tietoa.

Foveros-viritykselläänhän on nimenomaan tarkoitus pinota, joten voiko moisesta kuvasta edes päätellä onko lastujen alla toinen kerros moisia? Pinoaminenhan on koko homman tarkoituskin....
HBM yhdistettynä tolkuttoman nopealla kaistalla CPU-lastuun olisi mukava nähdä ihan kuluttajapuolellakin, siis kunhan HBM-muistin määrä olisi vähintään 8GB joka riittäisi normaaliin työpöytäkäyttöön.

 

[Kaotik]

Foveros-viritykselläänhän on nimenomaan tarkoitus pinota, joten voiko moisesta kuvasta edes päätellä onko lastujen alla toinen kerros moisia? Pinoaminenhan on koko homman tarkoituskin....
HBM yhdistettynä tolkuttoman nopealla kaistalla CPU-lastuun olisi mukava nähdä ihan kuluttajapuolellakin, siis kunhan HBM-muistin määrä olisi vähintään 8GB joka riittäisi normaaliin työpöytäkäyttöön.

Kuuman muistipinon pistäminen kuuman piirin alle ei kuulosta järkevältä, vaan mikäli Foveros-paketointiin saataisiin integroitua myös HBM-pinot ne olisivat aika taatusti itse laskentasirujen vieressä eikä alla.
Huhujen mukaan HBM-muistia olisi mahdollista olla maksimissaan 64 Gt (4x 16 Gt)

 

[Tigerou]

Kuuman muistipinon pistäminen kuuman piirin alle ei kuulosta järkevältä, vaan mikäli Foveros-paketointiin saataisiin integroitua myös HBM-pinot ne olisivat aika taatusti itse laskentasirujen vieressä eikä alla.
Huhujen mukaan HBM-muistia olisi mahdollista olla maksimissaan 64 Gt (4x 16 Gt)

Mutta onko vieläkään mitään tietoa siitä minkälaista/nopeuksista HBM-pinoa moiseen oltaisiin edes pistämässä? Koska foveros-tyylinen pinoaminen tuntuu järkevimmältä jos moinen tekniikka on saatavilla. Ja pinoaminenhan on helpoin tapa pitää ne yhteydet sirujen välillä niin lyhyinä kuin mahdollista.
Hatusta vetäen itse kasaisin melkein koko perusluokan CPU-setinkin moiseen, 4c/8t-CPU'n yhdelle tasolle ja 8-16GB HBM-muistit allaolevalle lastulle.

 

[Kaotik]

Mutta onko vieläkään mitään tietoa siitä minkälaista/nopeuksista HBM-pinoa moiseen oltaisiin edes pistämässä? Koska foveros-tyylinen pinoaminen tuntuu järkevimmältä jos moinen tekniikka on saatavilla. Ja pinoaminenhan on helpoin tapa pitää ne yhteydet sirujen välillä niin lyhyinä kuin mahdollista.
Hatusta vetäen itse kasaisin melkein koko perusluokan CPU-setinkin moiseen, 4c/8t-CPU'n yhdelle tasolle ja 8-16GB HBM-muistit allaolevalle lastulle.

Unohtui ihan sekin puoli, että jos se HBM olisi jonkun sirun alla, kaikki joutuisi kiertämään koko sirun. Niissä on siis muistisiruja pinottuna läpivienneillä, jotka kommunikoi alimpana olevan logiikkakerroksen kanssa, josta sitten lähtee pinnit "ulkomaailmaan"
Eli HBM on integroitavissa järkevästi, oli se tekniikka sitten Foveros tai mikä tahansa muu, vain muiden sirujen viereen tai päälle.

 

[TunTuri]

Spoileri

Öhh, 4 erillistä piiriä tuossa on. Onks tuo nyt intelin oma "chiplet-design"? Periaatteessa MCM kyllä optimoi tuotantoa, jos vain itse arkkitehtuuri taipuu siihen.