Esiin hiottu sirun rakenne varmistaa Phoenix 2:n perustuvan hybridiarkkitehtuuriin

[Kaotik]

Kaotik kirjoitti uutisen/artikkelin:
AMD:n ensimmäiseksi hybridiprosessoriksi huhuttu Phoenix2 on myllännyt vuotomaailman normaalin järjestyksen ympäri. Prosessori ilmestyi yleiseen tietouteen suoraan valokuvalla itse prosessorista ja pian AMD varmisti sillä olevan erillinen 6-ytiminen versio Phoenixista.

Vaikka AMD ei suoraan sanonut 6-ytimisen Phoenixin perustuvan hybridiarkkitehtuuriin, ensimmäinen vuotokuva vihjasi jo hyvin vahvasti sen suuntaan kokoeron vuoksi. Nyt X:n luottovuotajiin lukeutuva HXL on julkaissut viestintäpalvelussa valokuvan, jossa itse sirun rakenne on hiottu näkyviin. Kuva samalla käytännössä varmistaa Phoenix2:n todella olevan hybridiarkkitehtuurilla, sillä kaksi erillistä 6-ytimistä monoliittista APU-piiriä olisi äärimmäisen epätodennäköistä.

Sirun rakenteen kuvassa on helposti nähtävissä prosessorin eri elementtejä. Vasemmasta reunasta löytyy prosessoriytimet, jotka on sijoitettu kolmen ytimen riveihin L3-välimuistin kummallekin puolen. Hieman erikoisesti asetelma on kuitenkin epäsymmetrinen, sillä toisella puolella kaksi ytimistä on täyskokoisia Zen 4 -ytimiä ja yksi Zen 4c, kun yläpuolella kaikki kolme ovat pienempiä Zen 4c -ytimiä.

X-ketjun vastauksista löytyy myös käyttäjän ”three twenty six” julkaisema kuva, jossa on eroteltu prosessorin eri osia toisistaan. Vastaavista kaavioistaan tuttu Locuza on vahvistanut merkintöjen olevan oikein, mutta merkittäviä osia prosessorista ei ole osattu erotella tietyiksi yksiköiksi. Grafiikkaohjain on sijoitettu keskelle sirua kaksine WGP-yksiköineen (4 Compute Unit -yksikköä) ja sen yläpuolelta löytyy mediayksikkö, joskin sen tarkempi asettelu ei ole varmaa. Sirun alalaidan oikean puoliskon täyttävät PCIe-väylien PHY:t ja oikealta laidalta USB- ja näyttöyhteyksiä tukevat PHY:t. Ylälaita on muistiohjainten PHY:t ja niiden ohjain löytyy keskeltä sirun ylälaitaa.

Lähde: HXL @ X

Linkki alkuperäiseen juttuun

 

[hkultala]

Eli tässä on samassa CCXssä kahta eri ydinmallia. Tämä rakenne yllätti, olin ajatellut, että Zen4- ja Zen4c-ytimet tarvisisivat omat CCXnsä.

 

[demu]

Mielenkiintoinen ratkaisu. Tässä ei kai tule sitä haastetta mikä Bergamolla on, eli Zen4c -ytimillä olisi välimuistia puolet vähemmän (tässä kai koko L3 välimuistipotti jaetaan sekä Zen4 että Zen4c -ytimien välillä)?

 

[Mechanical Man]

Eli tässä on samassa CCXssä kahta eri ydinmallia. Tämä rakenne yllätti, olin ajatellut, että Zen4- ja Zen4c-ytimet tarvisisivat omat CCXnsä.

Miksi ajattelit että tarvisi?

 

[hkultala]

Miksi ajattelit että tarvisi?

Kaikki eri kello- ja jännitedomainit käytännössä lisää viiveitä datan liikkumiseen, ja jotenkin ajattelin, että CCXstä yritetään tehdä mahdollisimman "tiivis kokonaisuus" L3-viiveen minimoimiseksi.

Mutta olihan siellä tosiaan jo ennestäänkin mahdollisuus ajaa saman CCXn ytimiä eri kelloilla joten CDC(clock domain crossing) siellä CCXn sisällä ytimien ja L3-välimuistin välillä oli jo ennestään.

Joten oletukseni perustui virheelliseen ajatukseen siitä, miten jo aiemmat AMDn prossut toimivat.