- Liittynyt
- 30.10.2016
- Viestejä
- 3 292
Jos nyt heitän hatusta jonkun arvauksen, niin tWRRD_sg ja _dg:tä ylös pari pykälää. Noilla ohjataan tWTR_S ja tWTR_L ajoituksia (joita memtweakit ei näytä, asrocktc näyttää). Ne on sellaisia jotka tykkää heittää noita satunnaisia yksittäisiä erroreita 10-20min jälkeen sekä TM5:ssa että Karhussa. Tai no, yleensä noi kielii lämmöistä, mutta ne tuskin ovat tässä ongelma, sulla pyörii noi tikut yhtä lämpösinä kuin mulla ja mulla on pikkusen tiukemmat asetukset.
TM5 anta777 conffissa on aika paljon noita SimpleTestejä pienillä block sizeilla (0-4Mb) eri testikohdissa ja niihin mulla pysähtyi hommat aina ennemmin tai myöhemmin kun tWRRD:t oli liian tiukalla.
Olin siinä uskossa että DDR5:lla on gear down mode forcetettuna jolloin tCL:n ja tCWL:n pitää olla parillisia? Toimiiko sulla myös pariton tCWL?
En muuten kokeillut, suorituskyky voisi tuon latenssin osalta olla parempi mutta vaatii korkean tREFI:n yms.