AMD CPU-spekulaatio (Zen5/Zen6 ...)

Liittynyt
12.12.2016
Viestejä
3 930
Ei ole mutta jos kyseessä on 16-ydin/24-säie prosessori moni ns. tavallinen tallaaja lukee sen "5GHz kaikilla ytimillä" eikä muutaman ytimen turbo muiden ydinten idlatessa kevyemmillä lukemilla. Kyllä tästäkin vielä ehditään saada pettymystä monille ja jotain syytä napinaan.
Tyhmyydelle ei voi mitään, kuten näkyy hyvin FX-oikeudenkäynnistä.



Eli ~10ns tulisi tuon chartin mukaan latenssia lisää, mutta tuplattu L3 kakku kyllä kompensoi sitä aika rivakkaasti (jonka luulisi näkyvän myös peleissä).

Jos tähän nyt saa paljon korkeampia kellotaajuuksia muisteilla, niin ei se ero iso ole.

EDIT: 8-16 megan välilmuistilla ollaan tuon tuplatun L3 takia siis alempana kuin esim. 9900K, mutta tottakai latenssit räjähtää vrt. inteliin tämän jälkeen. Saa nähdä mikä on se "sweetspot" sitten esim. peleihin ja muihin workloadeihin.
Noin 12-13 ns lisää muutenkin hitaaseen Zeppelin muistiohjaimeen. Ihan uskottavaa kyllä. Ongelmana se ettei Ryzenin heikointa kohtaa paranneltu vaan heikennettiin entisestään.

Toivotaan L3 kakun auttavan tarpeeksi.
 
Liittynyt
21.10.2016
Viestejä
1 161
Noin 12-13 ns lisää muutenkin hitaaseen Zeppelin muistiohjaimeen. Ihan uskottavaa kyllä. Ongelmana se ettei Ryzenin heikointa kohtaa paranneltu vaan heikennettiin entisestään.
Mistä kristallipallosta näit että 2700X tulos oli ajettu samalla muistilla(+ajoitukset) ja emolla?
 

svk

Apua, avatarini on sormi!
Liittynyt
14.12.2016
Viestejä
2 810
Kun olisi sen verran kristallipalloa, että näkis paljonko parannusta saatiin muistitukeen. Mukava korotus taajuuteen voi hyvinkin korjata tuon ongelman.
 
Liittynyt
17.10.2016
Viestejä
349
Noh lopulta tuo 10ns sinne tänne ei tule olemaan se kriittisin juttu.Kyllähän Ryzen 1-2 välillä oli lähemmäs se 10ns tweakattuna latenssieroa, mutta melkein 0 fps eroa kun molemmille oli muistit säädetty erittäin tiukille.

Kasvanut kakku ja suuremmat kellotaajuudet sekä mahd. 6-8 ydintä yhden ryppään sisällä mahdollista nykypeleissäkin sen, että käytetään vaan sitä yhtä rypästä pelin laskentaan, ellei peli skaalaudu yhtäkkiä yli 8 ytimen (ja 16 threadin).

CSGO on varmaan paras esimerkki atm, kun saa ~100 (tai 20%) lisää keskimääräistä FPS:ää (eli omassa tapauksessa 500 -> 600), kun pelin threadit rajoittaa 2700X:llä Windowsissa 8-15. Muistilatenssihan tuossa ei yhtään parane vaikka tFAW on viritettykin omalla kohdalla jo minimiin, mutta internal latency corejen välillä on yhäkkiä se 40ns eikä lähemmäs 100. Veikkaan, että toi L3 auttaa aika reippaasti varsinkin nykypeleissä.
 
Liittynyt
12.12.2016
Viestejä
3 930
Noh lopulta tuo 10ns sinne tänne ei tule olemaan se kriittisin juttu.Kyllähän Ryzen 1-2 välillä oli lähemmäs se 10ns tweakattuna latenssieroa, mutta melkein 0 fps eroa kun molemmille oli muistit säädetty erittäin tiukille.

Kasvanut kakku ja suuremmat kellotaajuudet sekä mahd. 6-8 ydintä yhden ryppään sisällä mahdollista nykypeleissäkin sen, että käytetään vaan sitä yhtä rypästä pelin laskentaan, ellei peli skaalaudu yhtäkkiä yli 8 ytimen (ja 16 threadin).

CSGO on varmaan paras esimerkki atm, kun saa ~100 (tai 20%) lisää keskimääräistä FPS:ää (eli omassa tapauksessa 500 -> 600), kun pelin threadit rajoittaa 2700X:llä Windowsissa 8-15. Muistilatenssihan tuossa ei yhtään parane vaikka tFAW on viritettykin omalla kohdalla jo minimiin, mutta internal latency corejen välillä on yhäkkiä se 40ns eikä lähemmäs 100. Veikkaan, että toi L3 auttaa aika reippaasti varsinkin nykypeleissä.
Aiemmin spekuloinkin tuosta core to core latencyn merkityksestä. Se saattaa olla suurempi syy huonoon nopeuteen peleissä kuin muistilatenssi, jota tuo CS esimerkki tavallaan kuvastaa. Valitettavasti vieläkään ei tiedetä varmasti onko chipletin rakenne 4+4 vai 8+0. Jos 8+0, ytimien välisen latenssin luulisi olevan melko pieni. Toisaalta sitten jos laitetaan toinen chiplet, voi chiplet-chiplet latenssi olla paljon suurempi ongelma kuin Zeppelinissä CCX-CCX latenssi.
 
Liittynyt
21.10.2016
Viestejä
1 161
Pakko olettaa niin koska muutenhan tuo vertailu on täysin turha. Jos siihen muutenkaan on luottamista...
No siinäpä ei vertailtu muistilatenssia vaan cachea. Ja muistiohjaimen vertailu on tosiaan ihan turhaa ellei ole sama alusta samoilla muisteilla ja asetuksilla. 90-100ns ei ole 2700x:llä mikään kummallisuus tuhnuilla muisteilla kun taas viritetty b-die kitti menee 60ns. Itsellänikin vetää tuossa testissä 62ns R5 2600:lla.
 
Liittynyt
12.12.2016
Viestejä
3 930
No siinäpä ei vertailtu muistilatenssia vaan cachea. Ja muistiohjaimen vertailu on tosiaan ihan turhaa ellei ole sama alusta samoilla muisteilla ja asetuksilla. 90-100ns ei ole 2700x:llä mikään kummallisuus tuhnuilla muisteilla kun taas viritetty b-die kitti menee 60ns. Itsellänikin vetää tuossa testissä 62ns R5 2600:lla.
Verrataan tuossa keskusmuistiakin. 64 megan kohdalla cachet ovat loppu molemmilta jolloin mennään keskusmuistiin.

Juuri siksi tuollaisessa vertailussa ei ole järkeä mikäli asetukset eivät ole samat. Siksi voidaan siitä oletuksesta lähteä. Ilmeisesti ovat 2700X:lla aika hitaat asetukset joten mahdollisesti samat mitä ES:lla.
 
Liittynyt
21.10.2016
Viestejä
1 161
Verrataan tuossa keskusmuistiakin. 64 megan kohdalla cachet ovat loppu molemmilta jolloin mennään keskusmuistiin.

Juuri siksi tuollaisessa vertailussa ei ole järkeä mikäli asetukset eivät ole samat. Siksi voidaan siitä oletuksesta lähteä. Ilmeisesti ovat 2700X:lla aika hitaat asetukset joten mahdollisesti samat mitä ES:lla.
Tässä foorumilla alettiin vertailemaan. Johon siis ei ole mitään pohjaa kun ei tiedetä kummankaan alustan speksejä. Tuolta userbenchmarkista voi kaivaa minkälaisen tuloksen haluaa. Ja miten voit olettaa että asetukset on samat kun kukaan AMD:n ulkopuolella ei edes tiedä mitkä muistiasetukset siinä ES-koneessa on?
 

hik

Liittynyt
06.04.2017
Viestejä
1 924
Voisi kyllä kuvitella, että Ryzen 3000 biosit/agesat on tässä vaiheessa varman päälle vedettyjä raakileita vielä.
 
Liittynyt
12.12.2016
Viestejä
3 930
Tässä foorumilla alettiin vertailemaan. Johon siis ei ole mitään pohjaa kun ei tiedetä kummankaan alustan speksejä. Tuolta userbenchmarkista voi kaivaa minkälaisen tuloksen haluaa. Ja miten voit olettaa että asetukset on samat kun kukaan AMD:n ulkopuolella ei edes tiedä mitkä muistiasetukset siinä ES-koneessa on?
Missä sanottiin noiden olevan AMD:n ajamia tai "AMD:n koneella" ajettuja?
 
Liittynyt
12.12.2016
Viestejä
3 930
Noiden? Puhuin tuosta 12-ydin ES samplesta, ei niitä ole ulkopuolisilla. Miksi tämä on niin hankalaa sulle? Pakko postata vaikkei sanottavaa ole?
Miksi ES sampleja ei voisi olla AMD:n ulkopuolisilla? Ja väitätkö AMD:n ajaneen tuon userbenchmarkin ja laittaneen tuloksen nettiin kaikkien pällisteltäväksi?
 
Liittynyt
21.10.2016
Viestejä
1 161
Miksi ES sampleja ei voisi olla AMD:n ulkopuolisilla? Ja väitätkö AMD:n ajaneen tuon userbenchmarkin ja laittaneen tuloksen nettiin kaikkien pällisteltäväksi?
Mikseipä kun kaikkea muutakin leakataan ennen julkaisua. Muutenkin AMD:n kehitysalustasta kyse ja toisen kierroksen sample.
 
Liittynyt
12.12.2016
Viestejä
3 930
Mikseipä kun kaikkea muutakin leakataan ennen julkaisua. Muutenkin AMD:n kehitysalustasta kyse ja toisen kierroksen sample.
AMD kyllä antaa ES prosessoreita valikoiduille tahoille kauan ennen julkaisua, joten kyllä niitä on AMD:n ulkopuolellakin. ES prosessoreista aniharvoin valmistajat julkaisevat itse muita kuin hyvin valikoituja tuloksia koska alhaisen kellotaajuuden samplet eivät anna hyvää kuvaa lopullisen tuotteen nopeudesta.
 
Liittynyt
21.10.2016
Viestejä
1 161
AMD kyllä antaa ES prosessoreita valikoiduille tahoille kauan ennen julkaisua, joten kyllä niitä on AMD:n ulkopuolellakin. ES prosessoreista aniharvoin valmistajat julkaisevat itse muita kuin hyvin valikoituja tuloksia koska alhaisen kellotaajuuden samplet eivät anna hyvää kuvaa lopullisen tuotteen nopeudesta.
Keitä nämä valikoidut tahot on? Näin esimerkiksi.
 

Taneli-

☤ Virallinen ⚔ testaaja ☣
Liittynyt
17.10.2016
Viestejä
7 590
Keitä nämä valikoidut tahot on? Näin esimerkiksi.
Emolevyjen valmistajat, näytönohjainten valmistajat, myös käyttöjärjestelmien valmistajat (en nyt väitä että jokaisen linux distron mutta esim. M$ varmastikin).

Koska olisi todella, TODELLA huonoa PR:ää että julkaistaan prosessori mille ei löydykään yhtään emolevyä, näytönohjaimet eivät sitä tue eikä edes käyttöjärjestelmät sitä ymmärrä...
 
Liittynyt
12.12.2016
Viestejä
3 930
Keitä nämä valikoidut tahot on? Näin esimerkiksi.
Vaikka ihan Intelin sivuilta löytyy tuollaista:

Information About Engineering Sample Processors

Engineering sample (ES) processors are also known as qualification sample processors. They are pre-production processors Intel loans to original equipment manufacturers (OEMs), original device manufacturers (ODMs), and independent software vendors (ISVs) to be used in the product design cycle before product launch.

These processors often include more features than production processors for customer pre-production evaluation and test purposes. ES processors:

  • Produced by Intel are the sole property of Intel.
  • Produced by Intel are Intel Confidential.
  • Are provided by Intel under nondisclosure and/or special loan agreement terms with restrictions on the recipient's handling and use.
  • Are not for sale or resale.
  • May not have passed commercial regulatory requirements.
  • Are not covered under Intel warranty and are generally not supported by Intel.
 

svk

Apua, avatarini on sormi!
Liittynyt
14.12.2016
Viestejä
2 810
Se oliskin ollut, jos olisi joutunut maksamaan asiasta mitä glofo ei pysty nykyseltään edes teoriassa tarjoamaan :confused2:
 
Liittynyt
12.12.2016
Viestejä
3 930
AMD Updates Wafer Supply Agreement with GlobalFoundries to Free Itself of "7nm Tax"

AMD on ilmeisesti saanut GF:n kanssa solmittuun wafer supply sopimukseen muutoksen, että 7nm piirit eivät laukaise sakkomaksuja. Nyt on helppo sitten painaa 7nm piirejä muilla tehtailla kun GF ei ole enää käsi ojossa.
Katselin aiempaa WSA:ta ja siellä oli "muutamaan" kertaan mainittu 7nm, ilmeisesti tuohonkin oli varauduttu ennalta ja siksi tämä oli vain muodollisuus.
 

Nerkoon

Se ainoa oikea
Platinum-jäsen
Liittynyt
18.10.2016
Viestejä
5 625
Katselin aiempaa WSA:ta ja siellä oli "muutamaan" kertaan mainittu 7nm, ilmeisesti tuohonkin oli varauduttu ennalta ja siksi tämä oli vain muodollisuus.
Ja onhan tuossa sekin, että GF:n huhutaan tekevän kaikki I/O-piirit joita tullee menemään koko lailla paljon kun EPYC Rome ja Ryzen 3000 saadaan ulos.
 
Liittynyt
12.12.2016
Viestejä
3 930
Ja onhan tuossa sekin, että GF:n huhutaan tekevän kaikki I/O-piirit joita tullee menemään koko lailla paljon kun EPYC Rome ja Ryzen 3000 saadaan ulos.
Luonnollisesti. Eikä siihen paljoa vaihtoehtoja edes ole: GF, Samsung ja Intel. Ei taatusti Intel ja jos vaihtoehtoina on GF ja Samsung, vaikea keksiä miksi Samsung eikä GF.
 
Liittynyt
22.10.2016
Viestejä
11 030
Luonnollisesti. Eikä siihen paljoa vaihtoehtoja edes ole: GF, Samsung ja Intel. Ei taatusti Intel ja jos vaihtoehtoina on GF ja Samsung, vaikea keksiä miksi Samsung eikä GF.
Olisi myös ST Microelectronics, jolla on markkinoiden paras "28nm" tekniikka (FD-SOI). Se varmaan riittäisi hyvin ainakin ryzenin pohjoissiltapiirille, mutta EPYCin pohjoissiltapiiristä voisi tulla epäkäytännöllisen iso.
 
Liittynyt
12.12.2016
Viestejä
3 930
Heitetään taas yksi spekulaatio lisää. Liittyen GlobalFoundriesin ohareihin 7nm prosessin suhteen, AMD kertoi ettei odota tuotteiden viivästyvän asian takia. Kun AMD kertoi Ryzenin olevan chiplet rakenteella, herää kysymys: miksi Ryzenit julkaistaan niin myöhään? Ainoa todella järkevä selitys on: GlobalFoundriesilla valmistetuksi tarkoitettu Ryzen EI ollut chiplet rakenteella.

Mikäli AMD:lla oli tarkoitus alunperin tehdä GlobalFoundriesilla 7nm chiplettejä ja I/O piiri 14nm tekniikalla, missä Ryzen 3000-sarjan prosessorit oikein viipyvät? AMD:lla (ainakin demottuna jo tammikuussa) on valmis 14nm I/O piiri Ryzenille ja chiplettejä TSMC on valmistanut pidemmän aikaa. Koska Epycin virittelyyn menee karkeasti 5 kuukautta kauemmin kuin Ryzenin vastaavaan, Ryzenin julkaisun pitäisi olla mahdollinen huomattavasti aiemmin. Karkeasti jos Epyc tulee joskus elokuussa, Ryzenin julkaisun pitäisi onnistua mainiosti maaliskuussa tai viimeistään huhtikuussa.

Miksi ei? Yksi selitys voisi olla TSMC:n valmistuskapasiteetti. AMD:lla on kuitenkin varaa julkaista Radeon VII joka on järjettömästi suurempi piiri kuin 7nm Zen2 chiplet. Eli tuskin valmistuskapasiteetti asiaa ratkaisee.

Parempi selitys: GlobalFoundries kertoi 7nm prosessin hylkäämisestä elokuussa 2018. Siinä kohtaa AMD:lla oli kaksi vaihtoehtoa: 1. siirretään "Ryzen 3000":n valmistus TSMC:lle, siinä tapauksessa tuskin AMD olisi pystynyt pitämään alkuperäistä aikataulua. 2. Karsitaan Epycciin tarkoitettua I/O piiriä Zen2 chipletille sopivaksi joka saadaan tehtyä selvästi nopeammin kuin "Ryzen 3000:n" muuttaminen TSMC:n prosessille sopivaksi.

AMD valitsi vaihtoehdon 2 jolloin Ryzen 3000-sarjan julkaisua rajoittaa käytännössä vain se kuinka nopeasti AMD saa valmiiksi Ryzenin I/O chipin. Aikataulullisesti se käy järkeen (elokuun lopussa tieto, lopullista tuotetta ulos viimeistään joskus touko-kesäkuussa).

Tätä teoriaa tukee sekin ettei AMD missään vaiheessa vihjaissut millään tavalla aikovansa laittaa GF:n valmistamaa tavaraa Epycceihin ja vastaavasti TSMC:n valmistamaa kamaa Ryzeneihin. Mikäli myös GF:llä oli tarkoitus valmistaa chiplettejä, niitä todellakin kannattaisi laittaa ristiin. Ei kovin uskottavaa valmistaa "erilaisia" chiplettejä kahdella eri valmistajalla.

Summattuna: Ryzen 3000:n piti olla ilman chiplet rakennetta ja olisikin ollut ilman GF:n ohareita. Chiplet rakenne valittiin Ryzeniinkin koska sillä säästyy aikaa ja AMD:n mielestä se on tarpeeksi hyvä. Testaaminenhan oli hyvin helppoa. Epyc josta disabloidaan 7 chiplettiä ja I/O piiristä disabloidaan 6 muistikanavaa jne. Niin saadaan simuloitua "Ryzen 3000":a. CES:ssa demokoneessa saattoi hyvin olla tällainen rakenne, esitelty Ryzen taas saattoi hyvin olla "wood screw" -mallia.
 
Liittynyt
22.10.2016
Viestejä
11 030
Heitetään taas yksi spekulaatio lisää. Liittyen GlobalFoundriesin ohareihin 7nm prosessin suhteen, AMD kertoi ettei odota tuotteiden viivästyvän asian takia. Kun AMD kertoi Ryzenin olevan chiplet rakenteella, herää kysymys: miksi Ryzenit julkaistaan niin myöhään? Ainoa todella järkevä selitys on: GlobalFoundriesilla valmistetuksi tarkoitettu Ryzen EI ollut chiplet rakenteella.
Ei.

Luonnollinen selitys on se, että AMD halusi tuoda uuden EPYCin markkinoille ennen uutta ryzeniä, ja priorisoi tuotekehitystä siten että EPYC saadaan ulos mahdollisimman aikaisin ja ryzen voi tulla sitten myöhemmin.

Ja yksi syy tähän liittyy siihen, että "zen+"-sukupolven EPYC skipattiin. Toinen liitttyy valmistuskapasiteettiin (argumenttisi sitä vastaan ei toimi, tästä alempana lisää).

2018 julkaistiin uusi täysi tuoteperhe "12nm" "zen+"-prossuja zen 2000-sarja-nimellä.

2018 ei julkaistu uutta tuotelinjaa EPYCejä, kaikki markkinoilla olevat EPYCit perustuvat alkuperäiseen "14nm" zeppeliin (tosin sen myöhempään steppingiin, jossa L2-viive oli jo 12 eikä 17 kellojaksoa).

EPYCiä ja Zeniä varten piti kehittää kaksi erilaista, erikokoita pohjoissiltapiiriä. EPYCin pohjoissiltapiiriä alettiin kehittää aiemmin kuin ryzenin pohjoissiltapiiriä, koska suunnitelma oli aina(tai ainakin vuosia), että zen2-EPYC tulee ulos ennen zen2-ryzenia.

Mikäli AMD:lla oli tarkoitus alunperin tehdä GlobalFoundriesilla 7nm chiplettejä ja I/O piiri 14nm tekniikalla, missä Ryzen 3000-sarjan prosessorit oikein viipyvät?
Ei ne viivy missään, ne on tulossa ihan aikataulusssaan kesällä. Zen1stä zen+aan meni vajaat 14 kuukautta, samalla välillä zen2-ryzenin pitäisi tulla ulos kesäkuun alussa.

AMD:lla (ainakin demottuna jo tammikuussa) on valmis 14nm I/O piiri Ryzenille ja chiplettejä TSMC on valmistanut pidemmän aikaa. Koska Epycin virittelyyn menee karkeasti 5 kuukautta kauemmin kuin Ryzenin vastaavaan
Ei välttämättä mene. zen1n kanssa tilanne oli, että zenin ekassa revisiossa oli bugeja/ongelmia, joiden kanssa prossua kehdatiin myydä kuluttajille, muttei palvelinkäyttöön. EPYCin kanssa odoteltiin, että nämä bugit saatiin korjattua piirin seuraavassa revisiossa. (mm. FMA-bugi, sekä L2n viiveongelma; todennäköisesti workaround johonkin bugiin)

, Ryzenin julkaisun pitäisi olla mahdollinen huomattavasti aiemmin. Karkeasti jos Epyc tulee joskus elokuussa, Ryzenin julkaisun pitäisi onnistua mainiosti maaliskuussa tai viimeistään huhtikuussa.
Ei, koska se ryzenin pohjoissiltapiiri ei ole valmsit massavalmistukseen, sen testaus on vielä pahasti kesken.

EPYCin pohjoissiltapiiri sen sijaan on valmistunut kuukausia aiemmin ja sen testaus on paljon pidemmällä.

Miksi ei? Yksi selitys voisi olla TSMC:n valmistuskapasiteetti. AMD:lla on kuitenkin varaa julkaista Radeon VII joka on järjettömästi suurempi piiri kuin 7nm Zen2 chiplet. Eli tuskin valmistuskapasiteetti asiaa ratkaisee.
Radeon VII:tä ei ole koskaan aiottu valmistaa suuria määriä. Vega 20stä piti valmistaa lähinnä pieniä määriä suuren katteen ammattilaispiirejä. Kuluttajamalli lopulta tuotiin, mutta sitäkään ei tuolla hinnalla tulla suuria määrin myymään.

Ja viime aikoina on tullut uutisia siitä, kuinka muut asiakkaat ovat vähentäneet "7nm" piiriensä tilauksia, jolloin AMDlle sittenkin riittää enemmän piikiekkoja kuin alunnperin oli tarkoitus. Siinä vaiheessa kun piirien aikatauluista on päätetty(ja EPYC priorisoitu ryzenin edelle), on vaikuttanut siltä, että ollaan selvästi valmistuskapasiteettirajoittineita, ja EPYC tarjoaa selvästi enemmän katetta pinta-alaa kohden kuin ryzen.

Näitä piirejä pitää kuitenkin suunnitella vuosia etukäteen.

Parempi selitys: GlobalFoundries kertoi 7nm prosessin hylkäämisestä elokuussa 2018. Siinä kohtaa AMD:lla oli kaksi vaihtoehtoa: 1. siirretään "Ryzen 3000":n valmistus TSMC:lle, siinä tapauksessa tuskin AMD olisi pystynyt pitämään alkuperäistä aikataulua. 2. Karsitaan Epycciin tarkoitettua I/O piiriä Zen2 chipletille sopivaksi joka saadaan tehtyä selvästi nopeammin kuin "Ryzen 3000:n" muuttaminen TSMC:n prosessille sopivaksi.
Ei sitä piiriä "karsita" ja saada "karsitustaa piiriä" prototyyppiä tehtaasta ulos neljässä kuukaudessa. Se piiri viettää jo pelkästään siellä TEHTAASSA sen kolmisen kuukautta. Siinä piirin kehittämsiessä menee todella paljon kauemmin. Vaikka se olisi tehty kuinka kiireellä, ryzenin pohjoissiltapiirin suuunnittelun on täytynyt alkaa viimeistään vuonna 2017, todennäköisesti selvästi aiemmin.

Ja AMD on vieläpä selvästi sanonut, että se ryzenin pohjoissiltapiiri on "desktop optimized" eli sitä on optimoitu viiveitä verrattuna EPYCin piiriin, jonka pitää tukea mm. monen soketin kokonaisuuksia. Jos vaan tehtäisi minimalistinen "karsiminen" sinne jäisi ylimääräisiä viiveitä (jotka serveripiirillä tarvitan mm. monen soketin tuen takia).


AMD valitsi vaihtoehdon 2 jolloin Ryzen 3000-sarjan julkaisua rajoittaa käytännössä vain se kuinka nopeasti AMD saa valmiiksi Ryzenin I/O chipin. Aikataulullisesti se käy järkeen (elokuun lopussa tieto, lopullista tuotetta ulos viimeistään joskus touko-kesäkuussa).
Aikataulullisesti tämä kävisi järkeen, jos puhuttaisiin ryzen 4000-sarjasta ja kesästä 2020. Tai vielä myöhemmästä ajasta.

Tätä teoriaa tukee sekin ettei AMD missään vaiheessa vihjaissut millään tavalla aikovansa laittaa GF:n valmistamaa tavaraa Epycceihin ja vastaavasti TSMC:n valmistamaa kamaa Ryzeneihin. Mikäli myös GF:llä oli tarkoitus valmistaa chiplettejä, niitä todellakin kannattaisi laittaa ristiin. Ei kovin uskottavaa valmistaa "erilaisia" chiplettejä kahdella eri valmistajalla.
EI, vaan olisi ihan fiksua valmistaa keskenään täysin yhteensopivia, mutta eri tavalla optimoituja piirejä eri käyttötarkoituksiin, kahdella eri valmistusprosessilla. Ja kun prosessit oli vielä riittävän lähellä toisiaan, että sama layout toimi molempiin, säästetään paljon suunnittelutyötä, tarvii efektiivsesti suunnitella vain yksi piiri.

Eli jos GFn prosessilla olisi saatu suuremmat maksimikellotaajuudet, mutta TSMCn prosessilla parempi energiatehokkuus, olisi kannattanut laittaa GF-piirit ryzeneihin ja TSMC-piirit EPYCeihin. Jos taas GF olisi ollut energiatehokkaampi ja TSMC nopeampi, sitten TSMCltä ryzenit ja GFltä EPYCit.

Ja tämän päätöksen, kummat laitetaan kumpiin, olisi voinut vielä vaihtaa siinä vaiheessa kun ekat prototyypit tulee ulos ja saada mitattua niiden todellinen kellottuvuus ja sähkönkulutus.

Summattuna: Ryzen 3000:n piti olla ilman chiplet rakennetta ja olisikin ollut ilman GF:n ohareita. Chiplet rakenne valittiin Ryzeniinkin koska sillä säästyy aikaa ja AMD:n mielestä se on tarpeeksi hyvä. Testaaminenhan oli hyvin helppoa. Epyc josta disabloidaan 7 chiplettiä ja I/O piiristä disabloidaan 6 muistikanavaa jne. Niin saadaan simuloitua "Ryzen 3000":a. CES:ssa demokoneessa saattoi hyvin olla tällainen rakenne, esitelty Ryzen taas saattoi hyvin olla "wood screw" -mallia.
Ei, kyseessä on ERI PIIRIT. Ei piiriä voi testata testaamalla jotain täysin eri piiiriä.
 
Viimeksi muokattu:
Liittynyt
17.10.2016
Viestejä
1 073
Kuinka kauan muuten tuollaisen yksittäisen prosessori waferin valottamiseen menee aikaa? Kemikaaleja aika reilusti käytössä että ei luulisi että niitä nyt ihan siihen tahtiin tulee kuin jotain pullaa leipomolta. Jotain yhtäläisyyksiä kai on ihan vanhan aikaisen valokuvafilmin valotukseen eli kiekko käy ns. useammassa "saavissa".
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708
Kuinka kauan muuten tuollaisen yksittäisen prosessori waferin valottamiseen menee aikaa? Kemikaaleja aika reilusti käytössä että ei luulisi että niitä nyt ihan siihen tahtiin tulee kuin jotain pullaa leipomolta. Jotain yhtäläisyyksiä kai on ihan vanhan aikaisen valokuvafilmin valotukseen eli kiekko käy ns. useammassa "saavissa".
Yhden kiekon valmistumisessa taitaa olla kymmeniä, ellei jo satoja, eri vaiheita. Mitään "saaveja" ei kyllä ole, mutta eri vaiheita kyllä. Mitä tuoreempi valmistusprosessi niin sitä enemmän noissa vaiheissa tulee virheitä. Jos jokaisessa vaiheessa tulisi vaikka 0.5% virheitä niin melkein koko kiekko olisi käyttökelvoton, kun se tulee ulos valmiina. Siksi ne uudet prosessit kestää hetken päästä kannattavalle valmistustasolle. Tämä liittyy oleellisesti AMD chiplet malliin, jossa minimoitiin piirin koko ja maksimoitiin uuden valmistustekniikan tuotantokapasiteetti. Vaikka kiekolle tulisi se 40 virhettä niin silti suurin osa kiekosta olisi hyvinkin käyttökelpoista. Intelin 28 core mammutteja samasta kiekosta saisi ehkä pari ehjää. :)
 
Liittynyt
17.10.2016
Viestejä
1 073
Yhden kiekon valmistumisessa taitaa olla kymmeniä, ellei jo satoja, eri vaiheita. Mitään "saaveja" ei kyllä ole, mutta eri vaiheita kyllä. Mitä tuoreempi valmistusprosessi niin sitä enemmän noissa vaiheissa tulee virheitä. Jos jokaisessa vaiheessa tulisi vaikka 0.5% virheitä niin melkein koko kiekko olisi käyttökelvoton, kun se tulee ulos valmiina. Siksi ne uudet prosessit kestää hetken päästä kannattavalle valmistustasolle. Tämä liittyy oleellisesti AMD chiplet malliin, jossa minimoitiin piirin koko ja maksimoitiin uuden valmistustekniikan tuotantokapasiteetti. Vaikka kiekolle tulisi se 40 virhettä niin silti suurin osa kiekosta olisi hyvinkin käyttökelpoista. Intelin 28 core mammutteja samasta kiekosta saisi ehkä pari ehjää. :)
Joo tuo saavi heitto oli nyt vaan läppää mutta tosiaan noita wafereita huuhdotaan kai erilaisilla kemikaaleilla eri valotusvaiheissa.
 
Liittynyt
22.10.2016
Viestejä
11 030
Yhden kiekon valmistumisessa taitaa olla kymmeniä, ellei jo satoja, eri vaiheita. Mitään "saaveja" ei kyllä ole, mutta eri vaiheita kyllä. Mitä tuoreempi valmistusprosessi niin sitä enemmän noissa vaiheissa tulee virheitä. Jos jokaisessa vaiheessa tulisi vaikka 0.5% virheitä niin melkein koko kiekko olisi käyttökelvoton, kun se tulee ulos valmiina. Siksi ne uudet prosessit kestää hetken päästä kannattavalle valmistustasolle. Tämä liittyy oleellisesti AMD chiplet malliin, jossa minimoitiin piirin koko ja maksimoitiin uuden valmistustekniikan tuotantokapasiteetti. Vaikka kiekolle tulisi se 40 virhettä niin silti suurin osa kiekosta olisi hyvinkin käyttökelpoista. Intelin 28 core mammutteja samasta kiekosta saisi ehkä pari ehjää. :)
Aikataulu ja virheet on kaksi täysin eri asiaa.

Ja kun 28-ytimisessä piirissä on jonkun yhden ytimen kohdalla, siitä voidaan se rikkinäinen ydin kytkeä pois päältä ja sitä voidaan edelleen myydä 27-ytimisenä. (tai no, käytännössä ei 26-ytimisenä, 27-ytimisiä malleja ei taida olla tuotelinjastossa intelillä).

Että tämä argumentii siitä että "pienemmillä piilastuilla saadaan aina paremmat yeildit" ei enää nykyaikaina toimi kovin hyvin/suurella kertoimella. Se toimi hyvin silloin, kun koko piilastu oli yhtä ydintä, josta ei voinut kytkeä mitään pois päältä.
Tosin jo jostain coppermine-P3sta pystyttiin puolet L2-välimuistista kytkemään pois päältä ja piiriä myymään celeronina, jos siellä oli vikaa L2-välimuistissa.

Ja toki siellä on nykyäänkin jonkin verran sellaisia osia, joiden rikki oleminen estää koko piiriä toimimasta, mutta vain jonkin verran.

Radeon VII:ssäkin on 60 ydintä samasta syystä, täydet 64 toimivaa ydintä sisältävät piirit myydään radeon instinctinä ja vain 60 toimivaa ydintä sisältävät Radeon VII:nä
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708
Aikataulu ja virheet on kaksi täysin eri asiaa.
Pahoittelut jos noita sekoitin. Kyllä, ne on eri asia. Siellä voi linjastolla toki olla enemmän kuin yksi kiekko kerrallaan. :)

Ja kun 28-ytimisessä piirissä on jonkun yhden ytimen kohdalla, siitä voidaan se rikkinäinen ydin kytkeä pois päältä ja sitä voidaan edelleen myydä 27-ytimisenä. (tai no, käytännössä ei 26-ytimisenä, 27-ytimisiä malleja ei taida olla tuotelinjastossa intelillä).

Että tämä argumentii siitä että "pienemmillä piilastuilla saadaan aina paremmat yeildit" ei enää nykyaikaina toimi kovin hyvin/suurella kertoimella. Se toimi hyvin silloin, kun koko piilastu oli yhtä ydintä, josta ei voinut kytkeä mitään pois päältä.
Toki näinkin. Ei vain riitä että saadaan "ehjä" piiri, vaan se pitäisi myös kulkea koko "alueelta" hyvin. Pienet cipletit voidaan binnata ja parhaat yksilöt kulkevat todennäköisesti paljon paremmin kuin ne huonoimmat. Binnauksessa on ainakin tähän asti menty aina hitaimman coren ehdoilla, eli hitain core määrittää koko piirin nopeuden. Hitain kahdeksasta vs. hitain 28:sta. Aika iso ero.

Radeon VII:ssäkin on 60 ydintä samasta syystä, täydet 64 toimivaa ydintä sisältävät piirit myydään radeon instinctinä ja vain 60 toimivaa ydintä sisältävät Radeon VII:nä
Täytyy muistaa että myös instinctistä on olemassa se karsittu versio. Kaikki "rikkinäiset" ei siis mene Radeon seiskaan.

Summattuna: Ryzen 3000:n piti olla ilman chiplet rakennetta ja olisikin ollut ilman GF:n ohareita. Chiplet rakenne valittiin Ryzeniinkin koska sillä säästyy aikaa ja AMD:n mielestä se on tarpeeksi hyvä. Testaaminenhan oli hyvin helppoa. Epyc josta disabloidaan 7 chiplettiä ja I/O piiristä disabloidaan 6 muistikanavaa jne. Niin saadaan simuloitua "Ryzen 3000":a. CES:ssa demokoneessa saattoi hyvin olla tällainen rakenne, esitelty Ryzen taas saattoi hyvin olla "wood screw" -mallia.
Ei, kyseessä on ERI PIIRIT. Ei piiriä voi testata testaamalla jotain täysin eri piiiriä.
Varsinkaan kun esiteltiin laitteen tehonkulutusta. :D
 

TheMeII

Übertaktungspotenzial
Liittynyt
13.11.2016
Viestejä
6 984
, eli hitain core määrittää koko piirin nopeuden. Hitain kahdeksasta vs. hitain 28:sta. Aika iso ero.
Tuohon on nykyään korjauksena boostitasot. 1 core 5G, 2c 4.8G, 4c, 4.5G, 8c 4G... ...28c 2.4G

Luvut on ihan hatusta heiteltyjä.
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708
Tuohon on nykyään korjauksena boostitasot. 1 core 5G, 2c 4.8G, 4c, 4.5G, 8c 4G... ...28c 2.4G

Luvut on ihan hatusta heiteltyjä.
Ei ole.

1 core 5Ghz boostaavan piirin kaikkien yksittäisten corejen pitää kyetä siihen 5GHz. Ei yhdessä, mutta yksinään. Jos yksikin core ei tähän kykene, ei tuota boostikelloa voida käyttää. Tietääkseni missään prosessorissa ei ole vielä boostikelloja lukittu tiettyyn ytimeen, vaan ne boostit tulee sille mikä sattuu sillä hetkellä säiettä suorittamaan.
 

TheMeII

Übertaktungspotenzial
Liittynyt
13.11.2016
Viestejä
6 984
Ei ole.

1 core 5Ghz boostaavan piirin kaikkien yksittäisten corejen pitää kyetä siihen 5GHz. Ei yhdessä, mutta yksinään. Jos yksikin core ei tähän kykene, ei tuota boostikelloa voida käyttää. Tietääkseni missään prosessorissa ei ole vielä boostikelloja lukittu tiettyyn ytimeen, vaan ne boostit tulee sille mikä sattuu sillä hetkellä säiettä suorittamaan.
On siitä jossain paremminkin juttua mutta tuossa mainosmateriaalia
Intel® Turbo Boost Max Technology 3.0—Find Your Fastest Core

Tuossa toinen

Up your Game | Intel® Turbo Boost Max Technology 3.0


"By Specific Core: This setting works in conjunction with the Intel Turbo Boost Max Technology 3.0 driver to automatically assign applications to specific cores. Intel determines which core has the best frequency potential during production and refers to it as the “favorite core.” An asterisk in the UEFI highlights the favorite core. By default, the Turbo Boost 3.0 driver will assign single-threaded workloads to the favorite or fastest core. Workloads that can run on more than one core are assigned to the next fastest core, and so on down the list.

We recommend using the Sync All Cores setting in association with the ASUS Thermal Control Tool to get the best performance from the Broadwell-E architecture. The By Core Usage and By Specific Core settings have caveats that negate their benefit when a system is overclocked. Further reading on this subject is available in the ASUS Thermal Control Tool guide."
 
Viimeksi muokattu:
Liittynyt
08.12.2016
Viestejä
211
...miksi Ryzenit julkaistaan niin myöhään?
Lainaan tähän itseäni, eli Gamers Nexuksen Steve kertoo näin:

"...X570 is the biggest point of hold up, so is AMD going to launch 3000-series with X570 or are they going to launch earlier and you have x470 to work with."
ja "AMD is saying mid-year for launch, we've heard around June.."

Ajassa 5:31:

 
Liittynyt
12.12.2016
Viestejä
3 930
Ei.

Luonnollinen selitys on se, että AMD halusi tuoda uuden EPYCin markkinoille ennen uutta ryzeniä, ja priorisoi tuotekehitystä siten että EPYC saadaan ulos mahdollisimman aikaisin ja ryzen voi tulla sitten myöhemmin.

Ja yksi syy tähän liittyy siihen, että "zen+"-sukupolven EPYC skipattiin. Toinen liitttyy valmistuskapasiteettiin (argumenttisi sitä vastaan ei toimi, tästä alempana lisää).

2018 julkaistiin uusi täysi tuoteperhe "12nm" "zen+"-prossuja zen 2000-sarja-nimellä.

2018 ei julkaistu uutta tuotelinjaa EPYCejä, kaikki markkinoilla olevat EPYCit perustuvat alkuperäiseen "14nm" zeppeliin (tosin sen myöhempään steppingiin, jossa L2-viive oli jo 12 eikä 17 kellojaksoa).

EPYCiä ja Zeniä varten piti kehittää kaksi erilaista, erikokoita pohjoissiltapiiriä. EPYCin pohjoissiltapiiriä alettiin kehittää aiemmin kuin ryzenin pohjoissiltapiiriä, koska suunnitelma oli aina(tai ainakin vuosia), että zen2-EPYC tulee ulos ennen zen2-ryzenia.
Ei ole enää mitään luonnollista selitystä miksi Epyc julkaistaan ennen Ryzeniä. Alkuperäinen suunnitelma:

- TSMC valmistaa Epycit, julkaisu heti kun onnistuu.
- GF valmistaa Ryzenit, julkaisu heti kun onnistuu.

Koska TSMC saa 7nm prosessin ensin toimintakuntoon, Epyc todennäköisesti ehtii ensin ja siksi TSMC:lle valittiin Epyc. Jos olisikin GF saanut prosessinsa valmiiksi ennen TSMC:ta, Ryzen olisi julkaistu ensin.

Kun tuosta otetaan pois GF valmistaa Ryzenit, saadaan:

- TSMC valmistaa Epycit ja Ryzenit, julkaisu heti kun onnistuu.

Ryzen oli GF:lla korkeimmalla prioriteetilla, eli julkaistaan heti kun onnistuu. Ei ole mitään syytä miksi Ryzen ei olisi myös TSMC:lla toiseksi korkeimmalla prioriteetilla, eli julkaistaan heti kun pystyy kunhan ei häiritse Epycciä.

Juuri se kysymys, missä se Ryzenin I/O piiri viipyy?

Ei ne viivy missään, ne on tulossa ihan aikataulusssaan kesällä. Zen1stä zen+aan meni vajaat 14 kuukautta, samalla välillä zen2-ryzenin pitäisi tulla ulos kesäkuun alussa.
Ei ole mitään 14 kuukauden sykliä. Zen+ julkaistiin heti kun 12nm prosessi toimi tarpeeksi hyvin. Zen2 Ryzen piti julkaista heti kun GF:n valmistusprosessi toimii tarpeeksi hyvin. Josta voi päätellä sen mitä sanoin ylempänä, Zen2 Ryzen julkaistaan heti kun pystyy kunhan ei häiritse Epycciä.

Ei välttämättä mene. zen1n kanssa tilanne oli, että zenin ekassa revisiossa oli bugeja/ongelmia, joiden kanssa prossua kehdatiin myydä kuluttajille, muttei palvelinkäyttöön. EPYCin kanssa odoteltiin, että nämä bugit saatiin korjattua piirin seuraavassa revisiossa. (mm. FMA-bugi, sekä L2n viiveongelma; todennäköisesti workaround johonkin bugiin)
Serveriprosessorien pitää olla bugivapaampia, niitä testataan enemmän, testeissä voi löytyä bugeja jotka häiritsevät servereissä muttei kotikäytössä jne. Serveriprosessorien valmisteluun menee aina kauemmin kuin desktop prosessorien, jos ovat samaa rakennetta.

Ei, koska se ryzenin pohjoissiltapiiri ei ole valmsit massavalmistukseen, sen testaus on vielä pahasti kesken.

EPYCin pohjoissiltapiiri sen sijaan on valmistunut kuukausia aiemmin ja sen testaus on paljon pidemmällä.
Onko mitään järkevää selitystä miksi se on kesken? On täysin selvää ettei Ryzenin julkaisua viivytetä yhtään, se julkaistaan heti kun voidaan. Mikäli AMD aikoi tehdä GF:lla chiplettejä, siinä tapauksessa voisi käydä seuraavasti: GF saa prosessinsa toimimaan etuajassa, lopputulos: AMD:lla on GF:n chiplettejä Ryzeniä varten, mutta kas pahusta kun ei olekaan I/O piiriä. Eli 7nm piirit odottavat 14nm piiriä. Tai vaihtoehtoisesti: TSMC:n chipleteistä löytyy joku serverihommia haittaava bugi joka on kotikäytössä evvk, taas sama juttu: 7nm piirit happanevat kun odotellaan 14nm I/O piiriä (TSMC:n piirejä ei alunperin pitänyt Ryzeneissä käyttää).

Eli toisin sanottuna: Tuhatvarmasti AMD tekee 14nm Ryzenin I/O piirin heti kun pystyy ettei 7nm piirit odottele 14nm piiriä (jonka valmistusprosessin puolesta voisi tehdä vaikka 2016).

Ei tuossa ole mitään järkeä. Yksikään valmistaja ei ota pienintäkään riskiä tuollaisesta. Tästä on helppo vetää johtopäätös: Ryzenin I/O piiri on vaiheessa koska GF:lla ei pitänyt valmistaa chiplettejä ja siksi sille ei pitänyt olla minkäänlaista tarvetta.

Radeon VII:tä ei ole koskaan aiottu valmistaa suuria määriä. Vega 20stä piti valmistaa lähinnä pieniä määriä suuren katteen ammattilaispiirejä. Kuluttajamalli lopulta tuotiin, mutta sitäkään ei tuolla hinnalla tulla suuria määrin myymään.

Ja viime aikoina on tullut uutisia siitä, kuinka muut asiakkaat ovat vähentäneet "7nm" piiriensä tilauksia, jolloin AMDlle sittenkin riittää enemmän piikiekkoja kuin alunnperin oli tarkoitus. Siinä vaiheessa kun piirien aikatauluista on päätetty(ja EPYC priorisoitu ryzenin edelle), on vaikuttanut siltä, että ollaan selvästi valmistuskapasiteettirajoittineita, ja EPYC tarjoaa selvästi enemmän katetta pinta-alaa kohden kuin ryzen.

Näitä piirejä pitää kuitenkin suunnitella vuosia etukäteen.
Niiden Radeon VII:n tilalla olisi voinut tehdä chiplettejä hirveän kasan ja julkaista Ryzen. Miksi niin ei tehty? Ai niin, se I/O piiri ei ole valmiina. Miksi ei? Niinpä. Sitä ei pitänyt tarvita ollenkaan :smoke:

Ei sitä piiriä "karsita" ja saada "karsitustaa piiriä" prototyyppiä tehtaasta ulos neljässä kuukaudessa. Se piiri viettää jo pelkästään siellä TEHTAASSA sen kolmisen kuukautta. Siinä piirin kehittämsiessä menee todella paljon kauemmin. Vaikka se olisi tehty kuinka kiireellä, ryzenin pohjoissiltapiirin suuunnittelun on täytynyt alkaa viimeistään vuonna 2017, todennäköisesti selvästi aiemmin.

Ja AMD on vieläpä selvästi sanonut, että se ryzenin pohjoissiltapiiri on "desktop optimized" eli sitä on optimoitu viiveitä verrattuna EPYCin piiriin, jonka pitää tukea mm. monen soketin kokonaisuuksia. Jos vaan tehtäisi minimalistinen "karsiminen" sinne jäisi ylimääräisiä viiveitä (jotka serveripiirillä tarvitan mm. monen soketin tuen takia).
En sanonut mistään neljästä kuukaudesta. Sanoin että Epycin I/O piirin pohjalta tekee nopeammin Ryzeniin sopivan I/O piirin kuin porttaa "Zeppelin Ryzenin" GF:lta TSMC:lle. GF:n piirin porttaus TSMC:lle valmistettavaksi vie varmasti aikaa jota saisi kulua yhtään, koska muuten julkaisuaikataulut eivät pitäisi. Järkevämpi teoria on Epycin I/O piirin karsiminen Ryzenille sopivaksi jossa näyttää menevän vajaa vuosi.

Aikataulullisesti tämä kävisi järkeen, jos puhuttaisiin ryzen 4000-sarjasta ja kesästä 2020. Tai vielä myöhemmästä ajasta.
Ryzenin I/O piiri ei ole kovinkaan monimutkainen, joten kyllä sen luulisi saavan toimivaksi hieman alle vuodessa vaikka siihen sisältyisi suunnittelua.

EI, vaan olisi ihan fiksua valmistaa keskenään täysin yhteensopivia, mutta eri tavalla optimoituja piirejä eri käyttötarkoituksiin, kahdella eri valmistusprosessilla. Ja kun prosessit oli vielä riittävän lähellä toisiaan, että sama layout toimi molempiin, säästetään paljon suunnittelutyötä, tarvii efektiivsesti suunnitella vain yksi piiri.

Eli jos GFn prosessilla olisi saatu suuremmat maksimikellotaajuudet, mutta TSMCn prosessilla parempi energiatehokkuus, olisi kannattanut laittaa GF-piirit ryzeneihin ja TSMC-piirit EPYCeihin. Jos taas GF olisi ollut energiatehokkaampi ja TSMC nopeampi, sitten TSMCltä ryzenit ja GFltä EPYCit.

Ja tämän päätöksen, kummat laitetaan kumpiin, olisi voinut vielä vaihtaa siinä vaiheessa kun ekat prototyypit tulee ulos ja saada mitattua niiden todellinen kellottuvuus ja sähkönkulutus.
AMD oli ajat sitten tehnyt päätöksen valmistaa Ryzenit GF:lla ja Epycit TSMC:lla. Lisäksi kun TSMC:lta saa jo sampleja ulos, GF:lla vasta valmistellaan tape outtia. Asiakkaat tuskin tykkäävät jos annetaan samplena TSMC:n piiri ja sitten tuleekin GF:a kun pitäisi alkaa tekemään valmista.

Ei, kyseessä on ERI PIIRIT. Ei piiriä voi testata testaamalla jotain täysin eri piiiriä.
Pitkälti voi. Chiplet Epycistä saa helposti "Ryzenin": 7 chiplettiä pois käytöstä, I/O piiriltä kommunikointi pois niille, 2 muistikampaa kiinni. Hyvin pitkälle "Chiplet Ryzeniä" vastaava prosessori, jolla voidaan testata esim. mitä pelit tykkäävät chipletistä. Ei siis tarvitse tehdä puolisokkona Chiplet Ryzeniä ja vasta sitten kokeilla miten pelit toimivat.

Kuinka kauan muuten tuollaisen yksittäisen prosessori waferin valottamiseen menee aikaa? Kemikaaleja aika reilusti käytössä että ei luulisi että niitä nyt ihan siihen tahtiin tulee kuin jotain pullaa leipomolta. Jotain yhtäläisyyksiä kai on ihan vanhan aikaisen valokuvafilmin valotukseen eli kiekko käy ns. useammassa "saavissa".
3 kuukautta ja uudemmilla prosesseilla ehkä vähän päälle on hyvä arvio. Tietenkin prosessin pitää olla toimiva tuossa vaiheessa.

Lainaan tähän itseäni, eli Gamers Nexuksen Steve kertoo näin:
Piirisarjaa odotellaan siis. Ihan mahdollista. Korostaa pointtiani entisestään. Jos AMD:lla oli alunperin edes jollakin tasolla ajatuksena tehdä Ryzeniä chipleteillä, se ei taatusti antaisi 7nm chiplettien odotella 14nm I/O piiriä ja kaikkein viimeisenä jotain 40+nm piirisarjaa :kahvi:
 
Liittynyt
22.10.2016
Viestejä
11 030
Ryzenin I/O piiri ei ole kovinkaan monimutkainen, joten kyllä sen luulisi saavan toimivaksi hieman alle vuodessa vaikka siihen sisältyisi suunnittelua.
:facepalm:

On helppo huudella yksinkertaiseksi jotain, josta ei ymmärrä yhtään mitään.

Ensinnäkään, mitään piiirä ei suunnitella valmiiksi läheskään alle vuodessa. Pelkästään siihen prototyyppien valmistamiseen menee se 3 kuukautta.

Piirin layoutin suunnitteluun ja maskien valmistamiseen jne myös aika kauan.

Ja sittä ennen se varsinainen logiikan suunnittelu.

Tähän pätee se vanha viisaus: yhdeksän naista ei saa aikaiseksi lasta kuukaudessa.



Minä olen oikeasti ollut projektissa, jossa on suunniteltu pieni, pari mm^2 pinta-alaltaan olevan piiri, josta valmistettiin joitain kymmeniä prototyyppejä STMn 28nm FDSOI-prosessilla. Se oli todella simppeli piiri, siinä ei ollut esimerkiksi ollenkaan minkäänlaista linkkiä ulkoiseen muistiin, vaan ainoastaan kaksi hyvin pientä prossuydintä, alle mega SRAMia ja pieni debug-yksikkö, ja ainoa ulkoinen väylä ylipäätään oli hyvin kapea ja hidas JTAG-väylä. (se piiri oli tarkoitettu vain tutkimuskäyttöön, jossa voidaan offlinenä tunkea datat sen sisäiseen SRAM-muistiin). (http://www.almarvi.eu/assets/almarvi_d3.5_final_v10.pdf, tuolla sivulla 7 kuvat piirin arkkitehtuurista)


Sen jälkeen, kun minä olin saanut piirillä olevan prosessorin arkkitehtuurisuunnittelun valmiiksi, meni n. pari vuotta ennen kuin prototyyppipiirit oli tehtaasta pihalla.
(ja suttahan sieltä silti tuli).

Toisekseen, Ryzenin pohjoissiltapiiri on kaikkea muuta kuin "yksinkertainen" piiri. Se on sen lopullisen layoutin tekemisen kannalta jopa paljon monimutkaismepi piiri kuin nuo CPU-chipletit, koska siellä tarvii olla moneen paikkaan meneviä erilaisia väyliä, sekä hyvin erilaisia transistoreita eri käyttötarkoituksiin. ja paljon IOta.

Pitkälti voi. Chiplet Epycistä saa helposti "Ryzenin": 7 chiplettiä pois käytöstä, I/O piiriltä kommunikointi pois niille, 2 muistikampaa kiinni. Hyvin pitkälle "Chiplet Ryzeniä" vastaava prosessori, jolla voidaan testata esim. mitä pelit tykkäävät chipletistä. Ei siis tarvitse tehdä puolisokkona Chiplet Ryzeniä ja vasta sitten kokeilla miten pelit toimivat.
Sinulla on nyt aika väärä käsitys siitä, mitä prosessorin tai piirin testaaminen ylipäätään tarkoittaa.

Kyllä sitä prosessorin IPCtä voi testata ihan tarkasti simulaattoreilla jo pari vuotta ennen kuin siitä on mitään piiriä tehtaasta ulkona.

Sitä prossua testataan juuri enenn julkaisua, että varmistutaan, että siellä ei ole fataaleja bugeja. (ja että löydetään ei-fataalit bugit että voidaan tehdä ne korjaavat mikrokoodipäivitykset). Ja että testataan, paljonko siitä irtoaa kelloa milläkin jännitteellä ja virrankulutuksella, että millä kellolla ja jännittelllä tuote julkaistaan ulos.

Ja kumpaakaan näistä ei voi tehdä jollain toisella "sukulaispiirilä".

Piirisarjaa odotellaan siis. Ihan mahdollista. Korostaa pointtiani entisestään. Jos AMD:lla oli alunperin edes jollakin tasolla ajatuksena tehdä Ryzeniä chipleteillä, se ei taatusti antaisi 7nm chiplettien odotella 14nm I/O piiriä ja kaikkein viimeisenä jotain 40+nm piirisarjaa :kahvi:
EI tässä mitään emolevyn piirisarjaa odotella, vaan sitä pohjoissiltapiiriä, joka menee sinen CPUn kanssa samaan pakettiin. Vanhat emolevyt ja niiden piirisarjat toiminevat oikein hvyin zen2n kanssa.
 
Viimeksi muokattu:
Liittynyt
21.10.2016
Viestejä
494
Ei ole enää mitään luonnollista selitystä miksi Epyc julkaistaan ennen Ryzeniä.
Lähdettä sille, että Epyc julkaistaan ennen Ryzeniä? Käsittääkseni CES:ssä molemmista sanottiin että julkaisu "mid 2019".

Joskus ajat sitten oli virallista tietoa, että Epyc tulee ennen Ryzeniä, mutta taitaa olla pahasti vanhentunutta tietoa. Tuo taisi perustua siihen, että GF (Ryzen) valmistustekniikka on valmis myöhemmin kuin TSMC (Epyc). Mutta molemmat tehdäänkin TSMC:llä.

- TSMC valmistaa Epycit ja Ryzenit, julkaisu heti kun onnistuu.
Kirjoitit 100000 merkkiä pitkän viestin, vaikka keskellä sitä vastasit itse omaan kysymykseesi.

Juuri se kysymys, missä se Ryzenin I/O piiri viipyy?
Miten niin missä IO-piiri viipyy? Johan sitä demottiin toimivana CES:ssä. Julkaisun ajankohta tuskin riippuu IO-piiristä.

Serveriprosessorien pitää olla bugivapaampia, niitä testataan enemmän, testeissä voi löytyä bugeja jotka häiritsevät servereissä muttei kotikäytössä jne. Serveriprosessorien valmisteluun menee aina kauemmin kuin desktop prosessorien, jos ovat samaa rakennetta.
Tästä tekstipätkästä löytyy se todellinen syy miksi tupevaa Ryzeniä ei julkaista (ainakaan paljoa) ennen Epyciä.
Kuten itsekin totesit, piirien valmistelussa menee aikaa. Serveriprosessorien valmistelussa vielä enemmän. Ja tällä kertaa Ryzen käyttää SAMAA (Ryzen 1 oli eri stepping kuin epyc) chiplettiä kuin Epyc.
Mikä tarkoittaa sitä, että Epycin validoinnin tulee olla valmista, jotta Ryzen voidaan julkaista. Ryzen tarvitsee siis palvelinprosessorien valmisteluun kuluvan ajan.
Jos tuleekin epycin vuoksi muutostarpeita ja työpöytäprossut on jo pihalla, ei voidakaan hyödyntää samaa chiplettiä kaikissa tuotteissa julkaisematta uusia työpöytäprossuja muutaman kuukauden vanhojen tilalle.
 
Viimeksi muokattu:
Liittynyt
12.12.2016
Viestejä
3 930
Hupsista. ASML:n scannerit taitaa puskea 150 kiekkoa ulos tunnissa.
Tässä puhuttiin valmiista piiristä, esim. prosessorista. Ei siitä mitä yksi työvaihe kestää.

:facepalm:

On helppo huudella yksinkertaiseksi jotain, josta ei ymmärrä yhtään mitään.

Ensinnäkään, mitään piiirä ei suunnitella valmiiksi läheskään alle vuodessa. Pelkästään siihen prototyyppien valmistamiseen meene se 3 kuukautta.

Piirin layoutin suunnitteluun ja maskien valmistamiseen jne myös aika kauan.

Ja sittä ennen se varsinainen logiikan suunnittelu.

Tähän pätee se vanha viisaus: yhdeksän naista ei saa aikaiseksi lasta kuukaudessa.
Sitä Ryzenin I/O piiriä ei tarvitse suunnitella tyhjästä. Kaikki tarvittava toiminnallisuus (ja vähän päälle) on jo Epycin I/O piirissä. Sen takia suunnittelu on monta kertaluokkaa helpompaa kuin alkaa väsäämään sitä tyhjästä. Epycin I/O piirihän muistuttaa tietyssä määrin Intelin ring bus prosessoreja. Epycin I/O piirissä vaikuttaa olevan sivuilla yhteydet chipleteille, keskellä muu tarvittava (muistiohjain, USB, SATA). Eli siitä on periaatteessa helppo tehdä karsitumpia versioita yksinkertaisesti poistamalla sivuilla olevia yhteyksiä chipleteille. Ei Intelkään suunnittele alusta saakka uudelleen jokaista ring bus prosessoria. Otetaan ringistä pois tai lisätään sinne ytimiä.

Minä olen oikeasti ollut projektissa, jossa on suunniteltu pieni, pari mm^2 pinta-alaltaan olevan piiri, josta valmistettiin joitain kymmeniä prototyyppejä STMn 28nm FDSOI-prosessilla. Se oli todella simppeli piiri, siinä ei ollut esimerkiksi ollenkaan minkäänlaisdta linkkiä ukoiseen DRAMiin, vaan ainoastaan kaksi hyvin pientä prossuydintä, alle mega SRAMia ja pieni debug-yksikkö, ja ainoa ulkoinen väylä ylipäätään oli hyvin kapea ja hidas JTAG-väylä. (se piiri oli tarkoitettu vain tutkimuskäyttöön, jossa voidaan offlinenä tunkea datat sen sisäiseen SRAMi-muistiin). (http://www.almarvi.eu/assets/almarvi_d3.5_final_v10.pdf, tuolla sivulla 7 kuvat piirin arkkitehtuurista)

Sen jälkeen, kun minä olin saanut piirillä olevan prosessorin arkkitehtuurisuunnittelun valmiiksi, meni n. pari vuotta ennen kuin prototyyppipiirit oli tehtaasta pihalla.
(ja suttahan sieltä silti tuli).
Tuo suunniteltiin tyhjästä? Entäs jos tuo piiri olisi suunniteltu monimutkaisemman piirin pohjalta? Vieläpä sellaisen joka on varta vasten suunniteltu sellaiseksi että siitä on helppo poistaa toiminnallisuutta? Olisiko hoitunut nopeammin?

Jos AMD on oikeasti ajatellut käyttää chiplettejä koko paletissa, sillä on ihan satavarmasti ollut suunnitelmissa myös Threadripperille sopiva I/O piiri, josta on hyvin helppo päätellä tuon Epycin piirin olevan sellainen josta on helppo karsia eri versioita: 8 chiplettiä = Epyc, 4/(6/8?) chiplettiä = Threadripper, 1/2 chiplettiä = Ryzen. Eikä niin että suunnitellaan 8 chipletin versio, sitten suunnitellaan täysin alusta4 chipletin versio, sitten 1 chipletin versio ja taas 2 chipletin versio.

Koska noin tedään, siinä säästää aikaa.

Toisekseen, Ryzenin pohjoissiltapiiri on kaikkea muuta kuin "yksinkertainen" piiri. Se on sen lopullisen layoutin tekemisen kannalta jopa paljon monimutkaismepi piiri kuin nuo CPU-chipletit, koska siellä tarvii olla moneen paikkaan meneviä nopeita väyliä, sekä hyvin erilaisia transistoreita eri käyttötarkoituksiin. ja paljon IOta.
Se on yksinkertaisempi kuin Epycin vastaava eikä sitä tarvitse suunnitella uudelleen.

Sinulla on nyt aika väärä käsitys siitä, mitä prosessorin tai piirin testaaminen ylipäätään testaaminen tarkoittaa.

Kyllä sitä prosessorin IPCtä voi testata ihan tarkasti simulaattoreilla jo pari vuotta ennen kuin siitä on mitään piiriä tehtaasta ulkona.

Sitä prossua testataan, että varmistutaan, että siellä ei ole fataaleja bugeja. (ja että löydetään ei-fataalit bugit että voidaan tehdä ne korjaavat mikrokoodipäivitykset). Ja että testataan, paljonko siitä irtoaa kelloa milläkin jännitteellä ja virrankulutuksella.

Ja kumpaakaan näisät ei voi tehdä jollain toisella "sukulaispiirilä".
Vähän veikkaan etteivät nuo simulaattorit ole niin kehittyneitä että niillä pystyy esim. pelaamaan Windowsiin asennettuja 3D-pelejä. Sen taas voi tehdä sukulaispiirillä vallan mainiosti. Vaikka tulos ei välttämättä ole täysin tarkka, kyllä sillä erittäin hyvän kuvan saa siitä kannattaako chiplettiä väsätä jos halutaan peliprosessori.

EI tässä mitään emolevyn piirisarjaa odotella, vaan sitä pohjoissiltapiiriä, joka menee sinen CPUn kanssa samaan pakettiin. Vanhat emolevyt ja niiden piirisarjat toiminevat oikein hvyin zen2n kanssa.
Edelleen se kysymys: miksi AMD antaa 7nm chiplettien odotuttaa 14nm piiriä? Ei tuossa ole mitään järkeä. Jos AMD aikoi alunperin käyttää chiplettejä, tuollaista ei tapahtuisi. Ainoa järkiselitys on ettei AMD osannut millään kuvitella GF:n tekevän tuollaisia ohareita ja että GF:n ei pitänyt tehdä chiplettejä.

Lähdettä sille, että Epyc julkaistaan ennen Ryzeniä? Käsittääkseni CES:ssä molemmista sanottiin että julkaisu "mid 2019".

Joskus ajat sitten oli virallista tietoa, että Epyc tulee ennen Ryzeniä, mutta taitaa olla pahasti vanhentunutta tietoa. Tuo taisi perustua siihen, että GF (Ryzen) valmistustekniikka on valmis myöhemmin kuin TSMC (Epyc). Mutta molemmat tehdäänkin TSMC:llä.
Sitä olenkin sanonut. Aikaisemmin Epyccien piti tulla ensin, enää sille ei ole muuta syytä kuin Ryzenin I/O piirin tai piirisarjan odottelu. Ja taas ei ole mitään järkeä tilanteessa jossa 7nm piirit odottelevat jotain 14nm I/O chippiä tai piirisarjaa.

Kirjoitit 100000 merkkiä pitkän viestin, vaikka keskellä sitä vastasit itse omaan kysymykseesi.
Ei tuossa ollut kysymystä.

Miten niin missä IO-piiri viipyy? Johan sitä demottiin toimivana CES:ssä. Julkaisun ajankohta tuskin riippuu IO-piiristä.
Kuten kerroin, se saattoi hyvin olla Epycin I/O piiri ja esitelty kappale saattoi olla mallia wood screws.

Miten vaan, ei riipu I/O piiristä, joten mistä sitten? Chipleteistä? Tuskin koska Epycin testaukseen menee kuukausia kauemmin joten Epycin chiplettien on pakko olla valmiina tässä vaiheessa tai melko pian.

Piirisarjasta? Mitä uutta se piirisarja tuo? Veikkaan sen suurimman uudistuksen olevan SATA Expressien päivitys sellaisiksi joista saa PCIe 4.0. Eli käytännön vaikutus: prosessorilta saa x4 PCIe 4.0 NVMe. Tämän takia AMD viivyttää Ryzenien julkaisua puoli vuotta? Tuskin.

Tästä tekstipätkästä löytyy se todellinen syy miksi tupevaa Ryzeniä ei julkaista (ainakaan paljoa) ennen Epyciä.
Kuten itsekin totesit, piirien valmistelussa menee aikaa. Serveriprosessorien valmistelussa vielä enemmän. Ja tällä kertaa Ryzen käyttää SAMAA (Ryzen 1 oli eri stepping kuin epyc) chiplettiä kuin Epyc.
Mikä tarkoittaa sitä, että Epycin validoinnin tulee olla valmista, jotta Ryzen voidaan julkaista. Ryzen tarvitsee siis palvelinprosessorien valmisteluun kuluvan ajan.
Jos tuleekin epycin vuoksi muutostarpeita ja työpöytäprossut on jo pihalla, ei voidakaan hyödyntää samaa chiplettiä kaikissa tuotteissa julkaisematta uusia työpöytäprossuja muutaman kuukauden vanhojen tilalle.
Ei tuolla ole mitään merkitystä. Intel ja AMD on pitkään julkaissut prosessoreita eri steppingeillä pitäen mallimerkinnän samana. Eli jos Epycciin tulee uusi stepping ja samaa steppingiä käytetään myöhemmin työpöytäprosessoreissa, sitten käytetään ja so what?
 

Muumi75

Innocent bystander
Liittynyt
17.10.2016
Viestejä
113
Toisekseen, Ryzenin pohjoissiltapiiri on kaikkea muuta kuin "yksinkertainen" piiri. Se on sen lopullisen layoutin tekemisen kannalta jopa paljon monimutkaismepi piiri kuin nuo CPU-chipletit, koska siellä tarvii olla moneen paikkaan meneviä erilaisia väyliä, sekä hyvin erilaisia transistoreita eri käyttötarkoituksiin. ja paljon IOta.
Riippuu mitä pitää yksinkertaisena. Kaikki saattaa olla yksinkertaista niille jotka osaa;) Asiaan: Piirin "yksinkertaiset" komponentit esim IO, SerDes, PLL testaaminen saattaa ottaa ja monesti ottaakin enemmän aikaa kun monimutkaisen digitaalilogiikan testaaminen keskellä piiriä.

Tässä puhuttiin valmiista piiristä, esim. prosessorista. Ei siitä mitä yksi työvaihe kestää.
Kysymys mihin vastasit tais olla:
Kuinka kauan muuten tuollaisen yksittäisen prosessori waferin valottamiseen menee aikaa? Kemikaaleja aika reilusti käytössä että ei luulisi että niitä nyt ihan siihen tahtiin tulee kuin jotain pullaa leipomolta. Jotain yhtäläisyyksiä kai on ihan vanhan aikaisen valokuvafilmin valotukseen eli kiekko käy ns. useammassa "saavissa".
Ja vastasin valottamiseen.

Koko ASIC-piirin valmistukseen voidaan sanoa haluttaessa kestävän vaikka 4 vuotta jos lasketaan prosessi alkavaksi kun Pera ja Erkki kaivavat kvartsihiekkaa soramontulta kuorma-auton lavalle.
 
Liittynyt
21.10.2016
Viestejä
494
Ei tuossa ollut kysymystä.
Tästä kysymyksestäsihän koko spekulaatiosi lähti.

Kun AMD kertoi Ryzenin olevan chiplet rakenteella, herää kysymys: miksi Ryzenit julkaistaan niin myöhään?

Ei tuolla ole mitään merkitystä. Intel ja AMD on pitkään julkaissut prosessoreita eri steppingeillä pitäen mallimerkinnän samana. Eli jos Epycciin tulee uusi stepping ja samaa steppingiä käytetään myöhemmin työpöytäprosessoreissa, sitten käytetään ja so what?
Ei tuossa ole kysymys steppingeistä, vaan binnaamisesta.

Alla olevan kuvaajan mukaisia kellotaajuushyötyjä ei saada, jos tismalleen samaa chiplettiä ei käytetä kaikessa. Tai vähintäänkin koko economy of scale puolittuu, ja hyödyt pienenevät.

upload_2019-2-5_20-6-40.png

Lähde:
 
Viimeksi muokattu:
Liittynyt
12.12.2016
Viestejä
3 930
Riippuu mitä pitää yksinkertaisena. Kaikki saattaa olla yksinkertaista niille jotka osaa;) Asiaan: Piirin "yksinkertaiset" komponentit esim IO, SerDes, PLL testaaminen saattaa ottaa ja monesti ottaakin enemmän aikaa kun monimutkaisen digitaalilogiikan testaaminen keskellä piiriä.

Kysymys mihin vastasit tais olla:
Ja vastasin valottamiseen.

Koko ASIC-piirin valmistukseen voidaan sanoa haluttaessa kestävän vaikka 4 vuotta jos lasketaan prosessi alkavaksi kun Pera ja Erkki kaivavat kvartsihiekkaa soramontulta kuorma-auton lavalle.
Minä taas ymmärsin valottamisen sisältävän kaikki työvaiheet.

Kuinka kauan muuten tuollaisen yksittäisen prosessori waferin valottamiseen menee aikaa? Kemikaaleja aika reilusti käytössä että ei luulisi että niitä nyt ihan siihen tahtiin tulee kuin jotain pullaa leipomolta. Jotain yhtäläisyyksiä kai on ihan vanhan aikaisen valokuvafilmin valotukseen eli kiekko käy ns. useammassa "saavissa".
Varsinaisesti filmin valotukseen menee sekunnin murto-osia. Kun huomioidaan muut työvaiheet joissa "valotus" saadaan valokuvaksi saakka, menee kauemmin.

Tästä kysymyksestäsihän koko spekulaatiosi lähti.



Ei tuossa ole kysymys steppingeistä, vaan binnaamisesta.

Alla olevan kuvaajan mukaisia kellotaajuushyötyjä ei saada, jos tismalleen samaa chiplettiä ei käytetä kaikessa.

En nyt ymmärrä. 64-core Epycille riittää hyvinkin alhainen kellotaajuus, riittää kun yksi chipletti turbottaa edes vähän alusta. Kun pysytään Ryzeneissä, riittää kun yksi (tai parhaassa tapauksessa kaksi) chiplettiä on kovia kulkemaan. 64-core Epycissä ei siis tarvita sitä kellotaajuushyötyä josta tuossa näyttää olevan kyse.
 
Liittynyt
21.10.2016
Viestejä
494
En nyt ymmärrä. 64-core Epycille riittää hyvinkin alhainen kellotaajuus, riittää kun yksi chipletti turbottaa edes vähän alusta. Kun pysytään Ryzeneissä, riittää kun yksi (tai parhaassa tapauksessa kaksi) chiplettiä on kovia kulkemaan. 64-core Epycissä ei siis tarvita sitä kellotaajuushyötyä josta tuossa näyttää olevan kyse.
Epycciin menee esimerkiksi alhaisen virrankulutuksen chipletit joita tulee jokin tietty prosenttimäärä. Top tier ryzeneihin menee parhaiten kellottuvat chipletit.
Välimallit menevät sitten välimallin prossuihin. Ja joka tapauksessa binnaaminen mahdollistaa suuremmat kellotaajuudet koko malliston läpi.

Julkaisun ajankohdan syyllinen saattaa olla ihan vain se, että chiplettejä pitää tuottaa binnattavaksi suuri määrä, jotta parhaita yksilöitä löytyy paljon. Ilman tätä vuodetut 12/16-core prossut yli 4GHz base ja 5GHz boost kelloilla tuskin olisivat mahdollisia.
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708


Videolla Jim kertoo cachesta ja mitä cache on (yksinkertaisesti). Sitten vertailee 2700X eri CCX configuraatioilla (4+4, 2+2, 4+0, 2+0 1+0) ja verrataan userbenchmark vuotoihin Zen2 prossulla. Nuo samat vuodot löytyy tästä ketjusta parisen sivua taaksepäin.

Yhteenvetona sanottakoon ettei mitään erityisen "tärkeää" tietoa. Ehkä lähinnä sitä että nuo vuodetut tulokset kannattaa ottaa suolapurkin kanssa, koska ne on voitu tehdä tarkoituksella hassun näköisiksi. Se kuitenkin selvää että Zen1 optimoinnit tulee suoraan toimimaan Zen2:lla ja Zen2:lla on isommat välimuistit. Jos noita välimuisteja käytetään optimaalisesti niin Intelin 9900K jää helposti kakkoseksi.
 
Liittynyt
12.12.2016
Viestejä
3 930
Epycciin menee esimerkiksi alhaisen virrankulutuksen chipletit joita tulee jokin tietty prosenttimäärä. Top tier ryzeneihin menee parhaiten kellottuvat chipletit.
Välimallit menevät sitten välimallin prossuihin. Ja joka tapauksessa binnaaminen mahdollistaa suuremmat kellotaajuudet koko malliston läpi.

Julkaisun ajankohdan syyllinen saattaa olla ihan vain se, että chiplettejä pitää tuottaa binnattavaksi suuri määrä, jotta parhaita yksilöitä löytyy paljon. Ilman tätä vuodetut 12/16-core prossut yli 4GHz base ja 5GHz boost kelloilla tuskin olisivat mahdollisia.
Totta kai binnaus mahdollistaa paremmat kellotaajuudet läpi malliston. Kuitenkin 64-core Epyc syö 8 chiplettiä, joiden ei tarvitse edes olla parasta luokkaa. Pikemminkin se mahdollistaa alemman TDP:n, jossa tuskin merkittävää eroa siltikään tulee.

En tuokaan vaikuta kovin uskottavalta. AMD:n mukaan Threadrippereihin meni "paras 5% piireistä" ja Threadripper söi niitä puolet siitä määrästä mitä iskettiin Epycceihin. Nuo tupla chiplet Ryzenit söisivät vain neljänneksen siitä mitä menee Epycceihin, eli pitkälti ongelma ratkeaa jo siinä.

4 GHz base on aika lailla mahdoton ajatus ellei lämmöntuotto saa nousta korkeaksi. Nimittäin 256 bit AVX2 ja 4 GHz kuulostaa melkoiselta yhdistelmältä (i9-9900K veti 204 wattia, base clock 3,6 GHz). 5 GHz turbon ei pitäisi olla suurikaan ongelma.
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708
Videolla Jim kertoo cachesta ja mitä cache on (yksinkertaisesti). Sitten vertailee 2700X eri CCX configuraatioilla (4+4, 2+2, 4+0, 2+0 1+0) ja verrataan userbenchmark vuotoihin Zen2 prossulla. Nuo samat vuodot löytyy tästä ketjusta parisen sivua taaksepäin.
Ilmeisesti userbenchmarkin kehittäjät on myös AdoredTV faneja... Lisänneet tuon (tämän päivän) videon jokaiseen tulokseen "selitykseksi". :D
upload_2019-2-5_20-53-47.png
 

mRkukov

Hrrrr...
Liittynyt
17.10.2016
Viestejä
7 708
Pahoittelut useammasta viestistä...



Videolla Jim kertoo cachesta ja mitä cache on (yksinkertaisesti). Sitten vertailee 2700X eri CCX configuraatioilla (4+4, 2+2, 4+0, 2+0 1+0) ja verrataan userbenchmark vuotoihin Zen2 prossulla. Nuo samat vuodot löytyy tästä ketjusta parisen sivua taaksepäin.

Yhteenvetona sanottakoon ettei mitään erityisen "tärkeää" tietoa. Ehkä lähinnä sitä että nuo vuodetut tulokset kannattaa ottaa suolapurkin kanssa, koska ne on voitu tehdä tarkoituksella hassun näköisiksi. Se kuitenkin selvää että Zen1 optimoinnit tulee suoraan toimimaan Zen2:lla ja Zen2:lla on isommat välimuistit. Jos noita välimuisteja käytetään optimaalisesti niin Intelin 9900K jää helposti kakkoseksi.
AdoredTV / Jim ihmetteli mistä UserBenchmark vaihtelu ja "hyppyri" johtui. Noh testasin nopeasti ja Zen1 piirillä Windows Power Options -> Minimum processor state -> 5% aiheuttaa tuon. 100% kanssa ei tule hyppyä.

upload_2019-2-5_21-16-45.png

=>
upload_2019-2-5_21-17-4.png

https://www.userbenchmark.com/UserRun/14438491
https://www.userbenchmark.com/UserRun/14438771


upload_2019-2-5_21-17-34.png

=>
upload_2019-2-5_21-17-53.png

https://www.userbenchmark.com/UserRun/14438101
https://www.userbenchmark.com/UserRun/14438649
 
Toggle Sidebar

Statistiikka

Viestiketjut
237 384
Viestejä
4 159 393
Jäsenet
70 409
Uusin jäsen
allun90

Hinta.fi

Ylös Bottom