TSMC löysi 2 nm prosessiin uuden tavan pienentää SRAMin fyysisiä mittoja törmättyään seinään 3 nm prosessin kohdalla.

[Timo 2]

SRAM:in skaalautumisen hidastuminen oli jo huomattu aiempien valmistusprosessisukupolvien kohdalla ja 3 nm prosessisukupolven kohdalla se oli pysähtynyt täysin nähden edelliseen 5 nm prosessisukupolveen, mikä tarkoitti lisääntyneitä kustannuksia muistille.

TSMC on ilmoittanut, että sen N2-prosessitekniikka (2nm-luokka) tulee tarjoamaan merkittäviä parannuksia suorituskykyyn, energiaehokkuuteen ja pinta-alaan, verrattuna edellisen sukupolven prosesseihin. Myös SRAMin kohdalla tulee merkittäviä parannuksia solujen kokoon ja saavutetaan suurempi SRAM-tiheys, mikä on merkittävä läpimurto, koska HD (high density) SRAM oli loppettanut skaalautumisen kokonaan edellisessä 3 nm prosessisukupolvessa.

TSMC:n tulevassa N2-prosessissa nähdään ensimmäistä kertaa gate-all-around (GAA) nanosheet (nanolevy) -transistorit, joilla saavutetaan merkittävä virrankulutuksen pieneneminen sekä suorituskyvyn ja transistorin tiheyden lisäys.

Verrattuna N3-prosessisukupolveen, N2:lle rakennettujen sirujen odotetaan vähentävän virrankulutusta 25 - 30 prosenttia (vastaavalla transistorien määrällä ja taajuudella), lisäävän suorituskykyä 10–15 prosenttia (samalla transistorien määrällä ja virrankulutuksella) tai saavuttaa 15 %:n lisäys transistorin tiheyteen (samalla nopeudella ja virrankulutunsella).

Mutta erityisen merkittävä piirre TSMC:n N2 valmistusprosessissa on HD SRAM -bittisolun koon kutistuminen 16,67 % N5 ja N3 prosessien 21000 nm^2:stä noin 17 500 nm^2:iin mahdollistaen 38 Mb/mm^2 SRAM-tiheyden.

Tämä on suuri läpimurto, sillä SRAM:in skaalautuminen oli käytännössä pysähtynyt seinään, kuten alla olevasta kuvasta ilmenee.

Asia kävi ilmi tutkimuksesta, jonka TSMC esittelee joulukuun alussa olevassa IEDM-konferenssissa, joka keskittyy elektronisten laitteiden ja puolijohteiden tutkimukseen, kehitykseen ja sovelluksiin.

TSMC:n GAA-nanolevytransistorit näyttävät olevan pääasiallinen syy, joka mahdollistaa pienempien HD SRAM -bittisolukokojen käyttön.

GAA-transistorit mahdollistaa transistorien koon pienenemisen suorituskyvyn säilyttäen, mikä on ratkaisevan tärkeää yksittäisten komponenttien, kuten SRAM-kennojen, koon pienentämisessä.

GAA-rakenteet mahdollistavat myös tarkemman kynnysjännitteen, mikä on välttämätöntä transistorien ja erityisesti SRAM-kennojen luotettavalle toiminnalle mahdollistaen niiden koon pienentämisen edelleen.

Modernit prosessorit, näytönohjaimet ja järjestelmäpiirit vaativat paljon SRAMia, sillä nämä käyttävät runsaasti SRAMia eri välimuistien hallintaan, mikä mahdollistaa suuren datamäärän tehokkaan käsittelyn.

Muistista tietojen hakeminen on sekä suorituskykyä heikentävää että energiaa kuluttavaa, joten riittävä SRAM on ratkaisevan tärkeää optimaalisen suorituskyvyn saavuttamiseksi, jonka takia tulevaisuudessa välimuistien ja SRAMin kysynnän odotetaan kasvavan, minkä takia TSMC:n saavutukset SRAM-solujen koon pienentämisessä ovat erittäin merkittäviä.

SRAM scaling isn't dead after all — TSMC's 2nm process tech claims major improvements

SRAM scales again with GAA transistors.

www.tomshardware.com

SRAM Scaling Issues, And What Comes Next

While it will remain a workhorse memory, using SRAM at advanced nodes requires new approaches.

semiengineering.com

 

[takomo]

Mutta erityisen merkittävä piirre TSMC:n N2 valmistusprosessissa on HD SRAM -bittisolun koon kutistuminen 16,67 % N5 ja N3 prosessien 0,021 µm^2:stä noin 0,0175 µm^2:iin mahdollistaen 38 Mb/mm^2 SRAM-tiheyden.

Yksi SRAM-solu tarvitsee useita transistoreita mutta siltikin on hyvä huomata, että 0,021 µm^2 vastaaa 145 nm-sivuista neliötä ja 0,0175 µm^2 vastaa 132 nm. Ollaan siis hyvin, hyvin etäällä prosessien nimellistarkkuudesta.

 

[Timo 2]

Yksi SRAM-solu tarvitsee useita transistoreita mutta siltikin on hyvä huomata, että 0,021 µm^2 vastaaa 145 nm-sivuista neliötä ja 0,0175 µm^2 vastaa 132 nm. Ollaan siis hyvin, hyvin etäällä prosessien nimellistarkkuudesta.

Kiitos palautteesta ja hyvä huomio. Olet aivan oikeassa. HD SRAM-solu koostuu 6 transistorista ja mitat on tosiaan kaukana mistään yksittäisten nanometrien luokasta.

Ja koska tiesin noiden prosessien nimien olevan täyttä huuhaata ja pelkää markkinointia, niin artikkelissa mulla oli pyrkimys sanoittamaan että kyse on valmistussukupolvesta ja välttämään että edes vihjaisin noiden nimellistarkkuuksien kuvaavan oikeita mittoja.

Lisäksi meinasin ensin noi muuttaa nanoneliömetreiksi helpomman luettavuuden takia. Kuitenkin nopsaan tajusin että luvuista tuleee aika isoja, joten pitäydyin mikrometereissä, kuten tomshardwaren artikkelissa oli.

 

[Kaotik]

Perstuntunalla tässä on iso riski että tämä on kertaluontoisesta parannuksista uuden transistorityypin vuoksi

 

[käärmes]

Kiitos palautteesta ja hyvä huomio. Olet aivan oikeassa. HD SRAM-solu koostuu 6 transistorista ja mitat on tosiaan kaukana mistään yksittäisten nanometrien luokasta.

Ja koska tiesin noiden prosessien nimien olevan täyttä huuhaata ja pelkää markkinointia, niin artikkelissa mulla oli pyrkimys sanoittamaan että kyse on valmistussukupolvesta ja välttämään että edes vihjaisin noiden nimellistarkkuuksien kuvaavan oikeita mittoja.

Lisäksi meinasin ensin noi muuttaa nanoneliömetreiksi helpomman luettavuuden takia. Kuitenkin nopsaan tajusin että luvuista tuleee aika isoja, joten pitäydyin mikrometereissä, kuten tomshardwaren artikkelissa oli.

Muuta rohkeasti vain nanometreiksi. Paljon tutumpi mitta normaali ihmisille kuin 0,0XXX mikrometri. Vähän edes käryä kun enemän nähnyt kaikenlaista nano-hypeä ja skaalaa joissa avataan nanometrin kokoa ihmisjärjelle verrattuna mikrometriin. Aina verrataan hiusta tai bakteeria nanometreihin, ei mikrometreihin.

 

[Timo 2]

Muuta rohkeasti vain nanometreiksi. Paljon tutumpi mitta normaali ihmisille kuin 0,0XXX mikrometri. Vähän edes käryä kun enemän nähnyt kaikenlaista nano-hypeä ja skaalaa joissa avataan nanometrin kokoa ihmisjärjelle verrattuna mikrometriin. Aina verrataan hiusta tai bakteeria nanometreihin, ei mikrometreihin.

Nyt muutettu. Lisäsin myös että IEDM konferenssi keskittyy elektronisten laitteiden ja puolijohteiden tutkimukseen, kehitykseen ja sovelluksiin.

 

[aleksejjj]

Jäin vain pohtimaan, että onko Samsungilla ja Intelillä myös tiedot ja taidot saada omatkin muistisolut skaalautumaan, vai onko TSMC yksin keksinyt yrityssalaisuuden ja muiden täytyy löytää keinot itse?

 

[zepi]

Jäin vain pohtimaan, että onko Samsungilla ja Intelillä myös tiedot ja taidot saada omatkin muistisolut skaalautumaan, vai onko TSMC yksin keksinyt yrityssalaisuuden ja muiden täytyy löytää keinot itse?

Muiden tarvitsee keksiä itse omille prosesseilleen sopivat tekniikat. Tosin sillä varauksella että näissä tuotekehityksissä on usein varmaankin noiden litografiavehkeiden toimittajan (ASML:n) insinöörejä mukana kehittämässä sitä prosessia ja osa tiedoista saattaa olla muiden samankaltaisten laitteiden käyttäjille tarjolla. Ja noissakin on varmasti selvät sopimukset siitä, että mitä IP:tä ASML saa itselleen ja mitkä ovat TSMC:n omaisuutta.

Litografia on myöskin vain yksi osa koko ketjusta ja muut prosessin osat eivät ole mitenkään välttämättä samoilla laitteilla Intelin ja Samsungin tehtailla, joten tekniikka ei varmasti olisi sellaisenaan edes suoraan jaettavissa.

 

[zepi]

@Timo 2 mukava lukea näitä juttuja - etenkin kun anandtechi meni nurin missä näitä tuppasi aikaisemmin olemaan.

 

[pomk]

Perstuntunalla tässä on iso riski että tämä on kertaluontoisesta parannuksista uuden transistorityypin vuoksi

Kertaluontoisia on kaikki muutkin prosessin/rakenteiden muutokset. Joskus löytyy sit taas joku uus metku millä nää saadaan kutistumaan.

 

[Raikku]

Eli jossain vaiheessa ollaan 0nm:ssä tai alle?

 

[aleksejjj]

Eli jossain vaiheessa ollaan 0nm:ssä tai alle?

Seuraavaksi mennään Ångström-nimeämiseen. Intel 18A prosessi tulevaisuuden siruissa on tällainen. Tuo siis vastaa 1.8 nm luokkaa.

Intel 18A -prosessi etenee aikataulussaan ja ensimmäiset prosessorit ovat jo toiminnassa - io-tech.fi

Ensimmäiset Intel 18A -prosessorit ovat kuluttajapuolen Panther Lake ja palvelinten Clearwater Forest, mutta yhtiö kehaisee myös ensimmäisen ulkopuolisen asiakkaan piirin päässeen jo tape-out-vaiheeseen.

www.io-tech.fi

 

[Kaotik]

Eli jossain vaiheessa ollaan 0nm:ssä tai alle?

Seuraavaksi mennään Ångström-nimeämiseen. Intel 18A prosessi tulevaisuuden siruissa on tällainen. Tuo siis vastaa 1.8 nm luokkaa.

Intel 18A -prosessi etenee aikataulussaan ja ensimmäiset prosessorit ovat jo toiminnassa - io-tech.fi

Ensimmäiset Intel 18A -prosessorit ovat kuluttajapuolen Panther Lake ja palvelinten Clearwater Forest, mutta yhtiö kehaisee myös ensimmäisen ulkopuolisen asiakkaan piirin päässeen jo tape-out-vaiheeseen.

www.io-tech.fi

Kannattaa kuitenkin pitää mielessä, että kyse on vain markkinoinnista eikä noilla "nanometreillä" tai "ångtsrömeillä" ole pitkään aikaan ollut mitää tekemistä minkään todellisten mittojen kanssa

 

[Later]

GAAFETeillä skaalautumista voidaan jatkaa siirtymällä pystysuoriin rakenteisiin. Vaakasuoriin FinFETeihin ja GAAFETeihin verrattuna tällaisilla transistoreilla on myös pienempi loiskapasitanssi ja -resistanssi sekä sähkönkulutus.

Esimerkkinä 5 nm valmistusprosessin suunnittelusäänöillä kuuden transistorin SRAM-solun pinta-alan on laskettu pystysuorilla GAAFETeillä olevan 30 % pienempi kuin vaakasuorilla. Lukujen ja kirjoitusten vakaus on parempi sekä käyttöjänniteet ja vuotovirrat alhaisemmat.

Pinoamalla toinen SRAM-solu ensimmäisen päälle niin, että n-tyyppiset ja p-tyyppiset transistorit ovat päällekkäin, voidaan alaa pienentää vielä 39 % lisää.

imec magazine September 2017 - The vertical nanowire FET: enabler of highly dense SRAMs