Samsung esitteli ensi vuonna käyttöön otettavat 7 ja 11 nanometrin valmistusprosessit

[Kaotik]

Merkittäviä puolijohdevalmistajia on markkinoilla enää käytännössä neljä: GlobalFoundries, Intel, Samsung ja TSMC. Etenkin GloFo, TSMC ja Samsung kilpailevat rajusti keskenään asiakkaista, vaikka Intelkin on viime vuosina ottanut joitain ulkopuolisia asiakkaita omille tehtailleen. Uutiskuvassa on Samsungin parhaillaan Etelä-Korean Pyeongtaekiin rakenteilla oleva puolijohdetehdas.

Samsung on esitellyt vielä varsin tuoreen 10 nanometrin prosessinsa rinnalle 11 nanometrin Low Power Plus -FinFET-prosessin. Nykyiseen 14 nanometrin LPP -prosessiin nähden 11LPP:n kerrotaan mahdollistavan noin 10 % pienemmän pinta-alan ja 15 % paremman suorituskyvyn ilman, että tehonkulutus muuttuu. Samsungin mukaan prosessi on suunniteltu edullisimman pään ja keskiluokan piireille. Yhtiö uskoo saavansa prosessin käyttöön ensi vuoden ensimmäisellä puoliskolla.

Samassa yhteydessä Samsung päivitti tulevan 7 nanometrin Low Power Plus FinFET -prosessinsa kuulumisia. EUV-litografiaa (Extreme UltraViolet) hyödyntävän prosessin kehitystyö on yhtiön mukaan aikataulussaan ja sen käyttöönoton odotetaan tapahtuvan ensi vuoden jälkimmäisellä puoliskolla.

Lähde: Samsung

Huom! Foorumiviestistä saattaa puuttua kuvagalleria tai upotettu video.

Linkki alkuperäiseen uutiseen (io-tech.fi)

 

[antero]

Ei taida intelin bisnekset sujua.
Intel fabs to churn out 10nm ARM chips for LG smartphones next year
LG disappointed by sales of flagship smartphone

edit
Intel foundry customer bails out

 

[kime1980]

Eipä nuo firmojen itse ilmoitetut prosessien viivalevyydet kerro kaikkea. Osa kertoo mitä sattuun kun markkinointiosasto vaatii.

 

[antero]

Eipä nuo firmojen itse ilmoitetut prosessien viivalevyydet kerro kaikkea. Osa kertoo mitä sattuun kun markkinointiosasto vaatii.

Se kertoo valmistustekniikan. Tuote on aina eri asia.
Esim. 0.7mm kynällä voi piirtää 0.7 viivaa, kuten myös esim. 1.0 mm.
Se kertoo ohuimman osan.
Kun koneistetaan esim. 3 mm tapilla, ei kaikki ole 3mm paksua, se kertoo tarkkuuden johon päästään.

Jostain syystä suomessa puhutaan viivaleveydestä, vaikka sana on manufacturing process eli valmistusmenetelmä.

 

[Kaotik]

Eipä nuo firmojen itse ilmoitetut prosessien viivalevyydet kerro kaikkea. Osa kertoo mitä sattuun kun markkinointiosasto vaatii.

Se on valitettavasti totta, mutta tässä vaiheessa ei ole sen kummempia detaileja julki

 

[antero]

Se on valitettavasti totta, mutta tässä vaiheessa ei ole sen kummempia detaileja julki

Luultavasti pii eri ole tarpeeksi puhdasta jotta muutaman atomin transistorit toimisivat luotettavasti.
Raha merkitsee enemmän kuin muutaman atomin poistaminen.
Lisäksi transistorien rakenne on sellainen että pienentäminen toisessa suunnassa ei onnistu helposti. Kun keksitään uusi transistori voi olla toivoa "neliömäisestä" transistorista.


ehkä 3d prosessoritkin on tulossa.
5 nanometer transistors inching their way into chips - THINK Blog

 

[hkultala]

Se kertoo valmistustekniikan. Tuote on aina eri asia.
Esim. 0.7mm kynällä voi piirtää 0.7 viivaa, kuten myös esim. 1.0 mm.
Se kertoo ohuimman osan.

Noissa mikropiirien valmistustekniikoissa ei kerro, ei ole enää yli 10 vuoteen kertonut.

Kun koneistetaan esim. 3 mm tapilla, ei kaikki ole 3mm paksua, se kertoo tarkkuuden johon päästään.

Mikropiirejä ei valmisteta koneistustapeilla.

Jostain syystä suomessa puhutaan viivaleveydestä, vaikka sana on manufacturing process eli valmistusmenetelmä.

Noissa mikropiirien valmistustekniikoissa nuo luvut vaan on täysin puhtaita markkinointinumeroita, eivätkä kerro mitään siitä mitä niillä oikeasti voi valmistaa. Ainoa asia mitä niistä voi päätellä on, että saman valmistajan pienempi luku on parempi. Mutta toisen valmistajan isompi luku voi olla oikeasti pienempi kuin toisen valmistajan pienempi luku.

Millään nykyisin käytössä olevalla valmistustekniikalla ei voi piirtää 10nm tai 14nm viivaa, vaikka valmistustekniikkaa tällaisella nimellä myydään.

Esim. TSMC "16nm" valmistusprosessi on minimimitoiltaan täysin identtinen TSMCn "20nm" valmistusprosessin kanssa, sillä erolla, että "16nm" prosessissa käytetään finfet-3d-transistoreita jotka vuotavat vähemmän ja toimivat nopeammin. Molemmissa kahden johdon minimiväli on 64 nanometriä ja transistorin minimikoko 48 * 90 nanometriä.

ja sitten kun tästä valmistustekniikasta tuli vielä uudempi versio, jossa oli tehty jotain pientä viilausta, sitä alettiinkin kutsua "12nm" valmistusprosessiksi.

Samsungin "14nm" prosessilla kahden johdon todellinen minimiväli on 64 nanometriä ja transistorin minimikoko 48 * 84 nanometriä.
Intelin "14nm" prosessilla kahden johdon todellinen minimiväli on 52 nanometriä ja transistorin minimikoko on 42 * 70 nanometriä.

 

[hkultala]

Luultavasti pii eri ole tarpeeksi puhdasta jotta muutaman atomin transistorit toimisivat luotettavasti.

Tällä on hyvin vähän tekemistä puhtauden kanssa. Jos eristävä kerros on liian ohut, se ei vaan millään enää eristä kovin hyvin vaan osa elektroneista pääsee läpi.

Valmistusprosessien kehitys on jo monta vuotta ollut kilpajuoksua transistorien vuotamista vastaan, pienempää voitaisiin ehkä tehdä mutta se ei toimi kunnolla koska vuotaa liian pahasti, ja se pienempi voidaan käytännössä ottaa sarjatuotantokäyttöön sitten kun vuodot saadaan jollain keinolla kuriin.


Yksi ratkaisu vuotoihin oli SOI jossa transistorin alle? laitettiin ylimääräinen eristekerros.

SOI kuitenkin lisäsi valmistuskustannuksia selvästi, ja esim. GlobalFoundries luopui siitä "28nm" valmistusprosessinsa kanssa, ja GFn "28nm" prosessi oli suorituskyvyltään huonompi kuin "32nm" SOI-prosessi.

Intel otti "22nm" tekniikassaan käyttöön FinFET-transistorit vähentääkseen vuotamista.

Usempi muu firma(ainakin GF, TSMC) yritti tehdä "20nm" valmistusprosessin ilman SOI:ta tai FinFETiä, mutta nämä prosessit vuotivat niin pahasti että juuri kukaan ei halunnut valmistuttaa niillä mitään, kun suorituskyky oli usein huonompi kuin aiemmalla "28nm" prosessilla.

Näiden prosessien ongelmat sitten korjattiin ottamalla käyttöön FinFET-transistorit, ja näitä "korjattuja 20nm prosesseja" kutsuttiin "16nm"(TSMC) tai "14nm"(GF, Samsung) prosesseiksi

FinFETkin alkaa vaan kohta olemaan riittämätön ratkaisu ja pitää keksiä/ottaa käyttöön uusi ratkaisu vuoto-ongelmaan.