Samsung aloitti tuotannon 7 nanometrin EUV-valmistusprosessilla

[Kaotik]

Merkittäviä puolijohdevalmistajia on käytännössä jäljellä neljä, GlobalFoundries, Intel, Samsung ja TSMC. Näistä ensin mainittu on ilmoittanut jo jättäytyvänsä kilvasta ja lopettaneensa 7 nanometrin kehitystyön, kun viimeiseksi mainittu on ehtinyt jo paljastaa saaneensa ensimmäiset EUV-litografiaa (Extreme UltraViolet) hyödyntävät toisen sukupolven 7 nanometrin asiakaspiirit tuotantokuntoon.

Samsungin vastausta TSMC:n 7 nanometrin EUV-prosessiin ei tarvinnut odottaa kauan, sillä yhtiö on nyt kertonut aloittaneensa tuotannon uudella prosessillaan. Tässä vaiheessa puhutaan kuitenkin luonnollisesti vielä riskituotannosta. Ensimmäisenä EUV-teknologiaa hyödynnetään yhtiön S3 Fab -tuotantolaitoksessa Hwaseongissa Etelä-Koreassa.

Samsungin uusi prosessi kantaa virallisesti nimeä ”7-nanometer Low Power Plus with Extreme Ultraviolet Litography”, mutta lyhyemmin sen nimi on yksinkertaisesti 7LPP. Yhtiön mukaan prosessi mahdollistaa 40 % korkeamman transistoritiheyden ja joko 20 % korkeamman suorituskyvyn tai 50 % pienemmän tehonkulutuksen verrattuna ilmeisesti yhtiön 10 nanometrin prosessiin.

Lähde: Samsung

Linkki alkuperäiseen uutiseen (io-tech.fi)

 

[Ponnistus]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

 

[HerraHumppa]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Nuo viivanleveydet ovat enää pelkkiä markkinointitermejä nykyään, kertoo prosessin koon ehkä dekadin tarkkuudella.

 

[Threadripper]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Pitkään aikaan nuo markkinointinanometrit eivät ole päteneet suorissa vertailuissa. Eikä siksi voi sanoa mitä "mittaa" Samsung käyttää. Eikä edes voi verrata Inteliin elleivät kerro tarkkoja lukuja (joita eivät aina kerro).

 

[Stringer]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Noin 42,86% jos tarkkoja ollaan? Nää on taas näitä prosenttien tulkintoja, että mistä päin se olikaan laskettu.

Se vähä mitä tiedän elektroniikan suunnittelusta, niin viivanleveys ei kylläkään tarkoita mitään muuta kuin perinteisin termein kynän kärjen paksuutta. Eli kuinka tarkasti asiat voidaan suunnitella. Se ei kuitenkaan ota mitään kantaa siihen, että miten leveästi esim. virtalinjat pitää toteuttaa.

 

[Kepe]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

10nm on 43% pidempi matka kuin 7nm (7 x 1,43 = 10,01). Ei se tietysti ole läheskään noin yksinkertaista. Mutta siis jos ihan vaan noita nanometrejä tuijotetaan niin nähdään että "vain" 3nm:n ero on juurikin tuo ~40%.

 

[svk]

Jos veikkaukseni pitää paikkaansa, niin otsikon voi samantien muuttaa muotoon: "Global foundiersin uuden 7nm-prosessin speksit julki" Eiköhän ne osta lisenssit tuohonkin, kuten teki 14nm kanssa.

 

[Hessu]

Onko @hkultala lla mitään tarkempaa tietoa/näkemystä miten tämä suhteutuu esim. intelin 14nm prosessiin?

 

[Kaotik]

Onko @hkultala lla mitään tarkempaa tietoa/näkemystä miten tämä suhteutuu esim. intelin 14nm prosessiin?

Tarkkoja lukuja ei liene vielä kellään Samsungin ulkopuolella, mutta jos nyt koosta puhutaan niin tämä on selvästi pienempi, todennäköisesti myös Intelin 10nm:ää pienempi koska "normi 7nm" oli suurin piirtein samaa luokkaa Intelin 10nm:n kanssa kooltaan

 

[Hessu]

Tarkkoja lukuja ei liene vielä kellään Samsungin ulkopuolella, mutta jos nyt koosta puhutaan niin tämä on selvästi pienempi, todennäköisesti myös Intelin 10nm:ää pienempi koska "normi 7nm" oli suurin piirtein samaa luokkaa Intelin 10nm:n kanssa kooltaan

Jotain tuollaista itsekin uumoilin. Kävi mielessä, että voisikohan intel ostaa samsungilta tai tsmcltä ko. piilastua omiin prosessoreihinsa kun tuo "10nm" sakkaa sen verran? Kova luotto näkynee olevan omaan prosessiin kun kerta toisensa jälkeen lykätään.

 

[Kaotik]

Jotain tuollaista itsekin uumoilin. Kävi mielessä, että voisikohan intel ostaa samsungilta tai tsmcltä ko. piilastua omiin prosessoreihinsa kun tuo "10nm" sakkaa sen verran? Kova luotto näkynee olevan omaan prosessiin kun kerta toisensa jälkeen lykätään.

Tietenkin voi jos suunnittelevat ensin ne prosessorit jomman kumman prosessille ja saavat ostettua kapasiteettia ihan kuten mikä vain muukin firma. Intel valmistaa tälläkin hetkellä vissiin joitain piirejä ja jopa prosessoreja (SoFIA) TSMC:llä, tai ainakin valmisti vielä aiemmin

 

[Hessu]

Tietenkin voi jos suunnittelevat ensin ne prosessorit jomman kumman prosessille ja saavat ostettua kapasiteettia ihan kuten mikä vain muukin firma. Intel valmistaa tälläkin hetkellä vissiin joitain piirejä ja jopa prosessoreja (SoFIA) TSMC:llä, tai ainakin valmisti vielä aiemmin

Käsittääkseni nuo piirit ovat juurikin piirisarjoihin tarkoitettuja tai johonkin pienempiin ja vähävirtaisiin prossuihin suunnattuja. Saas nähdä mitä tulevaisuus tuo mukanaan.

 

[TommiZeliard]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Transistoritiheyden yksikkö luultavasti on transistoria per mm2. Jos 10 nm:n viivanleveydellä yksi transistori olisi kooltaan 100 nm * 100 nm, niin silloin transistoritiheys olisi (10^-3 * 10^-3) / (10^-7 * 10^-7) = 10^8, eli 100 miljoonaa transistoria per mm2.

Nyt jos vastaavasti 7 nm:llä transistori olisi 70 nm * 70 nm, niin tiheys olisi (10^-3 * 10^-3) / (0,7 * 10^-7 * 0,7 * 10^-7) = 2,04 * 10^8, eli 204 milj. per mm2.

Transistoritiheys kasvaisi teoriassa 100 --> 204, eli 104 %, kun 10 nm --> 7 nm, jos kaikki asiat piirillä pienenisivät samassa suhteessa kuin viivanleveys. No, käytännössä eivät pienene, joten siksi tiheyden on ilmoitettu kasvavan 104 %:n sijaan vain 40 %.

 

[L2K2]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm? Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Koska transistorit ovat oleellisesti kaksiulotteisia komponentteja.

Alunperin valmistuprosessien nimillä oli jopa jotain tekemistä niiden piikiekolle valotettavien rakenteiden kanssa.

Sittemmin ”perinteisesti” nuo valmistusprosessiaskeleet ovat tosiaan puolittaneet identtiselle piirille tarvittavan pinta-alan. (Siksi seuraava prosessi on nimellisesti noin sqrt(2)/2 = 0,7 kertainen kooltaan edelliseen nähden.)

Nyt näköjään Samsung ei pidä kiinni edes markkinamiesten nanometreistä (vrt. Intelin 14 nm ja 10 nm prosessien välissä transistoritiheys kasvaa jopa hieman enemmän kuin sen odotusarvoiset 100 %). Jos Samsungin 10 nm olisi ”markkinamiesten” 10 nm, niin tämän pitäisi olla vain noin 8,5 nm prosessi (1 / sqrt(1,4) ~ 0,85).

Transistoritiheyden yksikkö luultavasti on transistoria per mm2. Jos 10 nm:n viivanleveydellä yksi transistori olisi kooltaan 100 nm * 100 nm, niin silloin transistoritiheys olisi (10^-3 * 10^-3) / (10^-7 * 10^-7) = 10^8, eli 100 miljoonaa transistoria per mm2.

Nyt jos vastaavasti 7 nm:llä transistori olisi 70 nm * 70 nm, niin tiheys olisi (10^-3 * 10^-3) / (0,7 * 10^-7 * 0,7 * 10^-7) = 2,04 * 10^8, eli 204 milj. per mm2.

Transistoritiheys kasvaisi teoriassa 100 --> 204, eli 104 %, kun 10 nm --> 7 nm, jos kaikki asiat piirillä pienenisivät samassa suhteessa kuin viivanleveys. No, käytännössä eivät pienene, joten siksi tiheyden on ilmoitettu kasvavan 104 %:n sijaan vain 40 %.

No, Intel sentään vielä yrittää pitää kiinni jossain määrin uskottavista parannusaskeleista. Ehkä se osin selittää miksi se ”10 nm” on niin vaikea Intelille (kun kilpailijat menevät jo ”7 nm” kohdalla).

Intelin transistoritiheys taitaa kasvaa itse asiassa jopa 2,7-kertaiseksi. Näitä Samsungin prosessiaskeleita tarvitaan tuonkokoiseen muutokseen 3. Jos verrataan ”14 nm” prosesseihin, niin tällä ”erittäin johdonmukaisella nimeämisellä” varmaan sitten se 14–10–7–5–3–2... ”5 nm” prosessi on suhteessa yhtä paljon tiheämpi kuin Intelin ”10 nm” (toki koska Samsungin ”14 nm” oli vähemmän tiheä kuin Intelin vastaava, niin ehkä sittenkin vasta ”3 nm”).

Kai sentään tuo ”14 nm” -> ”10 nm” oli edes hieman lähempänä kerrointa 2?

 

[L2K2]

Tarkkoja lukuja ei liene vielä kellään Samsungin ulkopuolella, mutta jos nyt koosta puhutaan niin tämä on selvästi pienempi, todennäköisesti myös Intelin 10nm:ää pienempi koska "normi 7nm" oli suurin piirtein samaa luokkaa Intelin 10nm:n kanssa kooltaan

Eikö nuo transistoritiheydet ole ennemmin niin päin, että Intelin 10 nm on edelleen parempi kuin kenenkään kilpailijan 7 nm (siis jos katsoo vain transistoritiheyttä, muistisolut on noilla ”7 nm” prosesseilla pienempiä kuin Intelin ”10 nm” muistisolut)? Siis kunhan sen vain vielä saisi toimimaan kunnolla, ja muitakin kuin sen yhden puolitoimivan mobiilipiirin saisi kauppoihin saakka. (Ainakaan tuo vain 40 % parannus Samsungin 10 nm prosessiin nähden ei vielä riittäisi kirimään eroa kiinni, tai rikkomaan 100 MT/mm² rajaa.)

Kesäinen lähde, ajalta ennen kuin GF pudotti itsensä pois kisasta. Nautittava suolan kanssa: SemiWiki.com - SEMICON West: Intel 10nm and GF 7nm Update

Intelin transistorien hilat ovat 54 nm päässä toisistaan (mitattu myös ulkopuolisten tahojen osalta sittemmin). Tämä on yhtä hyvä tai jopa aavistuksen pienempi kuin Samsungin tai TSMC ”7 nm” prosessien vastaava luku.

Pitkälti tästä johtuen Intel on ainoana ylittänyt sadan megatransistorin tiheyden neliömillimetrille. ”10 nm” prosessissa on noin 10 % enemmän transistoreita per neliömillimetri kuin kummankaan kilpailijan ”7 nm” prosesseissa (ja jos tuo 40 % pitää paikkansa, niin uusi 7LPP ei ole yhtään sen tihempi kuin aikaisempi 7LPP lukuarvo).

Kokonaisuutta on toki vaikeampi arvioida (ja se on myös piirikohtainen, riippuen siitä minkälainen piiri on kyseessä) koska noissa ”7 nm” prosesseissa muistisolut ovat kilpailijoilla sen 20 % tiheämmin pakattavissa kuin Intelin ”10 nm” prosessissa.

 

[hkultala]

Osaisko joku fiksumpi kertoa mistä tuo 40% korkeampi transistoritiheys tulee kun 10nm ---> 7nm ero on vain 3nm?

Ensinnäkin, nämä luvut ovat puhtaita hatusta vedettyjä markkinointilukuja. Siellä ei ole oikeasti mitään 10-nanometristä eikä mitään 7-nanomeristä. Pienimmät asiat siellä on oikeasti n. 18-nanometristä (kahden johdon väli on 36nm, eli siellä pitää olla johto sekä niiden välissä oleva tila tuossa 36 nm:ssä)

Toisekseen, piirit ovat kaksiulotteisia asioita. Jos siellä transistorin pituus ja leveys putoaisi 30%, tarkoittaisi se sitä että sen pinta-ala putoisi 0.7*0.7 = 0.49-osaan alkuperäisestä.

Eli siis, koska pudotus on vain 40% eikä 51%, noissa markkinointiluvuissa on jälleen deflaatiota mukana. Tosin high-density-SRAM-solussa pudotus näyttäisi olevan vain 35% eli vielä vähemmän.

Ja osaisiko joku vielä kertoa mitä mittaa transistorista Samsung käyttää prosessissaan? Se kun ei taida olla sama/verrannollinen Intelin omaan nähden?

Wikichipin mukaan porttiväli 54nm, johtoväli 36nm.

Molemmat mitat täysin samat kuin Intelin "10-nanometrisessä".

7 nm lithography process - WikiChip

 

[antero]

Edelleen ti

Tarkkoja lukuja ei liene vielä kellään Samsungin ulkopuolella, mutta jos nyt koosta puhutaan niin tämä on selvästi pienempi, todennäköisesti myös Intelin 10nm:ää pienempi koska "normi 7nm" oli suurin piirtein samaa luokkaa Intelin 10nm:n kanssa kooltaan

Eikö tuossa ihan suoraan sanota että käytössä on 13.5nm tekniikka jolla saadaan sapluunaa siirtelemällä näennäinen 7nm. Toki en tiedä miten valo käytäytyy suhteessa prosessiin.
EUV uses 13.5nm wavelength light to expose silicon wafers as opposed to conventional argon fluoride (ArF) immersion technologies that are only able to achieve 193nm wavelengths and require expensive multi-patterning mask sets.

 

[Xanthe_]

Nyt kun jättäisivät sen tehon lisäämisen ja seuraava puhelimet kestäis sen 2 päivää vähintään. Joku oikea kehitysaskel joskus pliis.