Intel suunnittelee 3D V-Cachen kaltaista välimuistiratkaisua

[Kaotik]

Intelin toimitusjohtaja Pat Gelsinger on kertonut yhtiön suunnittelevan 3D V-Cachen kaltaista välimuistiratkaisua, mutta täysin vastaavasta ei ole kyse.
Gelsingerin mukaan yhtiön roadmapista löytyy suunnitelmia, joissa välimuisti on yhdellä sirulla ja laskentasiru pinottuna päälle, mutta se hyödyntäisi EMIB- ja Foveros-teknologioita eikä AMD:n ja TSMC:n käyttämää ratkaisua.

Lähde: Intel Adopting 3D-Stacked Cache for CPUs, Challenging AMD's 3D V-Cache

 

[perho92]

Hyvä juttu, mahdollinen hintakilpailu tälle teknologialle on hyvästä, koska on 3D kakku on ihan no-brainer peliprossuihin. Köyhän kukkaroon sopivaa 3D kakullista prossua odotellessa, en toki pidätä hengitystä.

 

[Kepe]

Kuulostaa järkevältä, että välimuisti ollaan laittamassa laskentasirun alle eikä toisin päin, kuten AMD:lla.

 

[Griffin]

Kuulostaa järkevältä, että välimuisti ollaan laittamassa laskentasirun alle eikä toisin päin, kuten AMD:lla.

+ lämmennee vähemmän, kuin itse CPU, eli enemmän kuumeneva osa jäähtyy paremmin.
- Signaalit joudutaan vetämään välimuistisirun läpi. Ongelma?

 

[banaani]

Intelillä oli jo sitä eDRAMia aikanaan hyviä määriä kokeilumielessä käytössä, harmi etteivät siitä kehittäneet heti jatkoa...

 

[Griffin]

Intelillä oli jo sitä eDRAMia aikanaan hyviä määriä kokeilumielessä käytössä, harmi etteivät siitä kehittäneet heti jatkoa...

Eikös se ollut toinen siru vieressä ja siinä oli ongelma, ettei sitä saanut enää kutistettua..