Intel® Nervana™ Neural Network Processors (NNP) Redefine AI Silicon

[HEDT]

Lisää: Intel® Nervana™ Neural Network Processors (NNP) Redefine AI Silicon - Intel Nervana

 

[jarppi83]

Lisää: Intel® Nervana™ Neural Network Processors (NNP) Redefine AI Silicon - Intel Nervana

Puhdasta linkkispämmäystä. Pohjusta nyt edes vähän

 

[JiiPee]

ToivottavastI ovat kaatanu tolkuttomasti rahaa tuohon ja siitä tulee samanlainen fail kuin itanikista

 

[HEDT]

Puhdasta linkkispämmäystä. Pohjusta nyt edes vähän

Intel Pioneers New Technologies to Advance Artificial Intelligence

As our Intel CEO Brian Krzanich discussed earlier today at Wall Street Journal’s D.Live event, Intel will soon be shipping the world’s first family of processors designed from the ground up for artificial intelligence (AI): the Intel® Nervana™ Neural Network Processor family (formerly known as “Lake Crest”). This family of processors is over 3 years in the making, and on behalf of the team building it, I’d like to share a bit more insight on the motivation and design behind the world’s first neural network processor.

Käyttökohteita:

Viesti: #3 täysin turhaa huutelua.

 

[hkultala]

Näköjään tuon on tehnyt Nervana, jonka intel osti reilu vuosi sitten.

Nervana Systems - Wikipedia


Intelhän oli käytännössä mokannut AVX512n kanssa "kukaanhan ei tule tulevaisuudessa tarvitsemaaan alle 32-bittisiä datatyyppejä, tai jos tarvii, ne voidaan laskea 32-bittisillä" lähestymistavallaan; Käytännössä heti sen jälkeen kun AVX512n speksi oli lyöty lukkoon, tapahtui neuroverkkojen uusi tuleminen ja niissä kaikki lasketaan alle 32-bittisillä luvuilla, ja järeässä SIMD-laskennassa pienemmillä datatyypeillä saavutetaan samalla vektorin bittileveydellä suoraan N-kertanen nopeutus kun vektoriin mahtuu N kertaa enemmän alkioita

AVX-512 is a big step forward - but repeating past mistakes!


ELi piti ostaa "ulkopuolelta" tuo neuroverkkopiiri kun oma arkkitehtuuri ei taipunut hyvällä suorituskyvyllä. Tosin oli tämä täysin neuroverkkoihin erikoistunut arkkitehtuuri varmaan muutenkin selvästi energiatehokkaampi kuin Xeon Phi-pohjainen olisi ollut, vaikka siinä olisi ollut kapeampien datatyyppien vektorit.



Ehkä jännin ominaisuus tuossa on tuo liukulukuformaatti, jossa luvun eksponentti on yhteinen koko vektorille tjsp.

Piirin arkkitehtuurista löytyy vain pari slideä tuolla:

Rethinking computation: A processor architecture for machine intellig…

 

[SlowDaddy]

Näköjään tuon on tehnyt Nervana, jonka intel osti reilu vuosi sitten.

Nervana Systems - Wikipedia


Intelhän oli käytännössä mokannut AVX512n kanssa "kukaanhan ei tule tulevaisuudessa tarvitsemaaan alle 32-bittisiä datatyyppejä, tai jos tarvii, ne voidaan laskea 32-bittisillä" lähestymistavallaan; Käytännössä heti sen jälkeen kun AVX512n speksi oli lyöty lukkoon, tapahtui neuroverkkojen uusi tuleminen ja niissä kaikki lasketaan alle 32-bittisillä luvuilla, ja järeässä SIMD-laskennassa pienemmillä datatyypeillä saavutetaan samalla vektorin bittileveydellä suoraan N-kertanen nopeutus kun vektoriin mahtuu N kertaa enemmän alkioita

AVX-512 is a big step forward - but repeating past mistakes!


ELi piti ostaa "ulkopuolelta" tuo neuroverkkopiiri kun oma arkkitehtuuri ei taipunut hyvällä suorituskyvyllä. Tosin oli tämä täysin neuroverkkoihin erikoistunut arkkitehtuuri varmaan muutenkin selvästi energiatehokkaampi kuin Xeon Phi-pohjainen olisi ollut, vaikka siinä olisi ollut kapeampien datatyyppien vektorit.



Ehkä jännin ominaisuus tuossa on tuo liukulukuformaatti, jossa luvun eksponentti on yhteinen koko vektorille tjsp.

Piirin arkkitehtuurista löytyy vain pari slideä tuolla:

Rethinking computation: A processor architecture for machine intellig…

Kiitos Heikki, taustaa valaisemalla helpotat kokonaisuuden ymmärtämistä ihan eri tavalla kuin esim. googlesta asiaa etsimällä