Intel ilmoitti aloittaneensa 10 nanometrin piirien toimitukset

[Kaotik]

Intelin varajohtaja ja Client Computing Groupin johtaja George Bryant on ilmoittanut CES 2018 -messuilla yhtiön aloittaneen 10 nanometrin piirien toimitukset. Ilmeisesti piirien toimitukset aloitettiin myöhään viime vuonna, mutta valitettavasti Bryant tai kukaan muu Inteliltä ei tarkentanut mistä piireistä tarkemmin on kyse.
Tom's Hardwaren mukaan huhut kertovat Intelin ensimmäisten toimitettujen 10 nanometrin piirien olevan kaksiytimisiä prosessoreita ilman grafiikkaohjainta, mutta huhuja ei ole toistaiseksi voitu varmistaa.

Lähde: Tom's Hardware

 

[hkultala]

Itse pitäisin todennäköisempänä, että kyseessä on joku "Falcon Mesa"-FPGA kuin mikään x86-prossu.

Aiemmin TSMCn uuden valmistustekniikan ensimmäinen asiakas on yleensä ollut Altera tai Stratix, nyt Intelin ostettua Alteran Alteran seuraavan sukupolven FPGAt tulee Intelin tehtaista.

 

[Diglo1]

No on tätä jo odotettukin, mutta nämä on vissiin vasta seuraavaa reviisiota eli 10nm+? Ensimmäinen reviisio oli täys floppi Intelille ja suoriutui huonommin kuin heidän 14nm prosessi. Toimiikohan nämä nyt sitten pienillä kelloilla ja pienillä siruilla jo paremmin kuin 14nm?
Vissiin 10nm++ on se mikä tuohon cannonlakeen ja siis kuluttaja/serveri prosessoreihin menee?

 

[hkultala]

No on tätä jo odotettukin, mutta nämä on vissiin vasta seuraavaa reviisiota eli 10nm+? Ensimmäinen reviisio oli täys floppi Intelille ja suoriutui huonommin kuin heidän 14nm prosessi. Toimiikohan nämä nyt sitten pienillä kelloilla ja pienillä siruilla jo paremmin kuin 14nm?
Vissiin 10nm++ on se mikä tuohon cannonlakeen ja siis kuluttaja/serveri prosessoreihin menee?

Ei.

 

[Diglo1]

Ei.

Tuossa on kolme kysymystä, valaisetko kun selvästi olet asiasta paremmin perillä. Sen tiedän että Canonlake tulee käyttämään 10nm++ https://newsroom.intel.com/newsroom/wp-content/uploads/sites/11/2017/09/10-nm-icf-fact-sheet.pdf
Kysymys mitä reviisiota Intel nyt pukkaa ulos?

 

[Kaotik]

Tuossa on kolme kysymystä, valaisetko kun selvästi olet asiasta paremmin perillä. Sen tiedän että Canonlake tulee käyttämään 10nm++ https://newsroom.intel.com/newsroom/wp-content/uploads/sites/11/2017/09/10-nm-icf-fact-sheet.pdf
Kysymys mitä reviisiota Intel nyt pukkaa ulos?

"Tiedät" väärin, Cannonlake on ihan perus 10nm ja nyt pukkaa ulos 10nm, ei + eikä ++

 

[Diglo1]

"Tiedät" väärin, Cannonlake on ihan perus 10nm ja nyt pukkaa ulos 10nm, ei + eikä ++

Linkkiä tuhon?
Eikös Intel jossain vaiheessa meinannut coffeelakea 10nm? Ja koska ensimmäinen reviisio ei olut yhtään sen parempi kun nykyinen 14nm joutuivat sitä lykkäämään canonlakeen ja nyt on parempi versio käytössä? Sitä en taas tiedä että onko nykyinen 10nm ensimmäinen vihdoin tuotannossa oleva 10nm prosessi ja se on ns. ensimmäinen reviisio.
Kysymys sitten mikä tuo 10nm++ on mitä Intel tuossa datapaperissa mainostaa?
Kyllä mulle saa kertoa niin kuin ne asiat on kunhan on vaan linkit eikä vaan "Ei" tai "JOO".

 

[jabbadap]

Itse pitäisin todennäköisempänä, että kyseessä on joku "Falcon Mesa"-FPGA kuin mikään x86-prossu.

Aiemmin TSMCn uuden valmistustekniikan ensimmäinen asiakas on yleensä ollut Altera tai Stratix, nyt Intelin ostettua Alteran Alteran seuraavan sukupolven FPGAt tulee Intelin tehtaista.

Tai ihan jokin muu ja pienempi ARM -SoC. Njoo kahtotaan nyt. Diglo1:sen puolesta voin kyllä sanoa että ei tuo 10nm++ ihan tuulesta ole temmattu. Anandtech huhuili moisesta prosessista jo viime syyskuussa:

Intel also stated that the optimized version of 10nm, 10++, will boost performance 15% or reduce power by 30% from 10nm. Intel’s Custom Foundry business, which will start on 10nm, is offering customers two design platforms on the new technology: 10GP (general purpose) and 10HPM (high performance mobile), with validated IP portfolios to include ARM libraries and POP kits and turnkey services. Intel has yet to announce a major partner in its custom foundry business, and other media outlets are reporting that some major partners that had signed up are now looking elsewhere.

Earlier this year Intel stated that its own first 10nm products would be aiming at the data center first (it has since been clarified that Intel was discussing 10nm++). At the time it was a little confusing, given Intel’s delayed cadence with typical data center products. However, since Intel acquired Altera, it seems appropriate that FPGAs would be the perfect fit here. Large-scale FPGAs, due to their regular repeating units, can take advantage of the smaller manufacturing process and still return reasonable yields by disabling individual gate arrays with defects and appropriate binning. Intel’s next generation of FPGAs will use 10nm, and they will go by the codename “Falcon Mesa”.

 

[hkultala]

Tuossa on kolme kysymystä, valaisetko kun selvästi olet asiasta paremmin perillä.

Sen tiedän että Canonlake tulee käyttämään 10nm++

Ei, vaan "10nm" ilman mitään plussia.

https://newsroom.intel.com/newsroom/wp-content/uploads/sites/11/2017/09/10-nm-icf-fact-sheet.pdf
Kysymys mitä reviisiota Intel nyt pukkaa ulos?

Ne plussat tarkoittaa vain prosessin parannettua versiota. Nyt tulee ulos prosessin ENSIMMÄINEN versio niin sen nimessä ei ole mitään plussia.

Ja katsopas nyt itse linkkaamasi esityksen neljännellä sivulla ylhäällä olevat käppyrä.

"10nm" prosessi tarjoaa selvästi paremman suorituskyky-/sähkönkulutus-suhteen kuin "14nm" prosessi. Eikä siihen tarvita mitään plussia.

 

[Kaotik]

Linkkiä tuhon?
Eikös Intel jossain vaiheessa meinannut coffeelakea 10nm? Ja koska ensimmäinen reviisio ei olut yhtään sen parempi kun nykyinen 14nm joutuivat sitä lykkäämään canonlakeen ja nyt on parempi versio käytössä? Sitä en taas tiedä että onko nykyinen 10nm ensimmäinen vihdoin tuotannossa oleva 10nm prosessi ja se on ns. ensimmäinen reviisio.
Kysymys sitten mikä tuo 10nm++ on mitä Intel tuossa datapaperissa mainostaa?
Kyllä mulle saa kertoa niin kuin ne asiat on kunhan on vaan linkit eikä vaan "Ei" tai "JOO".

Kyllä, Intel on aina meinannut Cannonlakea 10nm ja 10nm se tulee niin kuin sanoin.
+:t ja ++:t viittaavat prosessin "sukupolviin", ts 10nm+ on toisen sukupolven (paranneltu) 10nm ja 10nm++ kolmannen sukupolven (paranneltu) 10nm
On toki mahdollista että minulta olisi mennyt jotain ohi, mutta ottaen huomioon että Intelin oman roadmapin mukaan 10nm+ tulee noin 2019 ja 10nm++ noin 2020 pidän tätä erittäin epätodennäköisenä.
Samainen roadmap myös toteaa, että ensimmäisen sukupolven 10nm ei tulisi tarjoamaan parempaa suorituskykyä kuin 14nm++, mutta siinä puhutaan absoluuttisesta per transistori suorituskyvystä eikä se missään nimessä tarkoita ettei Cannonlakea julkaistaisi sillä 10nm:n prosessilla tai etteikö ko. prosessi silti tarjoaisi muita etuja vrt 14nm++
Käytännössä se siis tarkoittaa että jos Intel sai transistorit toimivaan vaikka 4 GHz:n nopeudella 14nm++:lla jäisi 10nm hieman tuosta, mutta se voisi silti tarjota sen nopeuden mitä se tarjoaa selvästi energiatehokkaammin.

 

[JaniKari]

Oisko Applen ARM kannettaviin?

 

[Hannibal]

Luultavasti on käynnä niin, että intel Kuvitteli 10nm tulevan markkinoille jo vuosi sitten joten nyt mentäisiin jo noissa ++ malleissa.
Eli aikataulu on pistänyt nuokin parannaellut versiot kaukaisempaan tulevaisuuteen. Vuosi tästä lisää, niin sitten saadaan se eka plussa ehken tuotantoon, jos nyt aloittaman perus 10nm tulla markkinoille.

 

[Diglo1]

No niin nyt tuli ihan järkevää insightia.

 

[hkultala]

Vielä Coffee Lakesta intelin "10nm" valmistusprosessista ja näistä ydinmalleista:

Kun katselee tarpeeksi vanhoja roadmappejä, niissä näkyy Cannon Lake loppuvuodelle 2016, mutta samalla näkyy myös "skylake refresh" mikä tarkoittanee Kaby Lakea, mutta sen piti tulla vain joihinkin markkinasegmentteihin.

Sen sijaan Coffee Lakea näissä ei mainita ollenkaan.

Se, mitä ilmeisesti tapahtui:

1) 10nm prosessi myöhästyi melkein 2 vuotta. Joten Kaby Lake piti tuoda muihinkin markkinasegmentteihin.
2) joskus >2 vuotta sitten Intel sai tietää että AMDltä on joskus 2016-2017 tulossa ulos Zen-piiri kahdeksalla selvästi Bulldozeria tehokkaammalla ytimellä. Joten intel laski tarvitsevansa oman 6-ytimisen piirin tätä vastaan. Ja tiedettiin, että "10nm" prosessi on pahasti myöhässä, joten se pitää tehdä "14nm" prosessilla.

Eli Coffee Lake kehitettiin melko nopeana hätäreaktiona Zeniä vastaan, lähinnä vaan mahdollisimman nopeasti lisäämällä Kaby Lake-piirille 2 ydintä lisää, säilyttäen arkkitehtuuri muuten hyvin samanlaisena. (mutta piirin kehitys siis alkoi paljon ennen zenin julkistusta, viimeistään 2015)

 

[Diglo1]

Sehän on selvää että Coffeelake on ollut jo toista vuotta ellei enemmänkin kehityksessä, koska Intel toi sen julkaisua puoli vuotta suunniteltua aikaisemmin markkinoille tai siis sitä lykättiin hiukan vähemmän mitä suunnittelivat eli SKUt olivat jo kauan aikaa jo selvillä. AMDn Ryzenit taas tulivat markkinoille muutaman kuukauden sen jälkeen, kun viimeiset engineering samplet ja niiden kellot/speksit vuoti markkinoille eli tämän vuoden alussa.
AMD on kertonut Zen ytimestä monta vuotta ennen julkaisua ja CCX teknologiakin taisi tulla julki 1-2 vuotta sitten. Infinity fabrikista AMD puhui myös jo aikaa sitten viitaten useamman sirun "yhteen liimaamiseen" tai ainakin sen mahdollisuuteen. En jaksa nyt ruveta etsimään ensimmäisiä julkaisuja, mutta kyllä Intel on tiennyt jo kauan aikaa että Ryzenin kaltainen tuote on tulossa ja ydinten määrää on lisättävä. Intel tosin kun 10nm myöhästyi useampaan otteeseen joutui Coffeelaken laittamaan 14nm, mutta ihmeen hyviä prossuja nuo silti on vaikkakin se "sutaisu" näkyy virran kulutuksessa. Ehkä se suurin yllätys Intelille olivat nuo Threadripper prosessorit ja sen kyllä huomasi, kun ei noissa Skylake-X prossuissa ole mitään muuta erikoista, kuin että xeonit on kellotettu niin korkealle kuin uskaltaa ja virran kulutus meni ikkunasta ulos.
Vissiin Skylake-X piti vain yltää 12 ytimeen asti?
Katsotaan nyt sitten miten tämä Intelin 10nm pärjää muiden 7nm...

 

[Kaotik]

Vissiin Skylake-X piti vain yltää 12 ytimeen asti?

Kymmeneen ytimeen asti luultavasti, koska LCC-sirussa on kymmenen ydintä. HCC- ja XCC-sirut olisivat tulleet kuitenkin joka tapauksessa Xeon-markkinoille riippumatta siitä.

Katsotaan nyt sitten miten tämä Intelin 10nm pärjää muiden 7nm...

Tämän hetkisten ennusteiden mukaan Intelin "10nm" on kooltaan samaa luokkaa tai jopa pienempi kuin muiden "7nm" (AMD taisi paljastaa jo että GloFon "7nm" on vähän isompi kuin Intelin "10nm")
Toki koko on vain yksi osa palapelistä

 

[Diglo1]

Kymmeneen ytimeen asti luultavasti, koska LCC-sirussa on kymmenen ydintä. HCC- ja XCC-sirut olisivat tulleet kuitenkin joka tapauksessa Xeon-markkinoille riippumatta siitä.

Tämän hetkisten ennusteiden mukaan Intelin "10nm" on kooltaan samaa luokkaa tai jopa pienempi kuin muiden "7nm" (AMD taisi paljastaa jo että GloFon "7nm" on vähän isompi kuin Intelin "10nm")
Toki koko on vain yksi osa palapelistä

Niin eihän nuo "nm" kerro sitä fyysistä kokoa, koska vaikka viivaleveys olisi eri kokoinen niin transistori itsessään voi olla saman kokoinen. Vissiin esim. GloFo 14nm on lähemmäs 20nm. Ja tuo 12nm LP on vaan paranneltu 14nm.

 

[Kaotik]

Niin eihän nuo "nm" kerro sitä fyysistä kokoa, koska vaikka viivaleveys olisi eri kokoinen niin transistori itsessään voi olla saman kokoinen. Vissiin esim. GloFo 14nm on lähemmäs 20nm. Ja tuo 12nm LP on vaan paranneltu 14nm.

Yhdenkään valmistajan nykyiset "nm"-luvut eivät taida kuvata yhtä ainuttakaan todellista mittaa ko. prosessissa.
Esim Intelin 10nm prosessissa evän jakoväli on 34nm, metallikerrosten jakoväli 36nm, solun korkeus 272nm ja hilan jakoväli 54nm
Intel esitteli 10 nanometrin prosessia itsevarmana: "Olemme sukupolven edellä kilpailijoita" - io-tech.fi

 

[L2K2]

Yhdenkään valmistajan nykyiset "nm"-luvut eivät taida kuvata yhtä ainuttakaan todellista mittaa ko. prosessissa.
Esim Intelin 10nm prosessissa evän jakoväli on 34nm, metallikerrosten jakoväli 36nm, solun korkeus 272nm ja hilan jakoväli 54nm
Intel esitteli 10 nanometrin prosessia itsevarmana: "Olemme sukupolven edellä kilpailijoita" - io-tech.fi

Tämä. Nuo nanometriluvut eivät ole oikein edes viitteellisiä, vaan enemmän puhtaasti markkinointia.

Intel esimerkiksi ”lusmuili” ainakin noiden 45->32 ja 32->22 kanssa todella pahasti, kun se piirin pinta-ala putosi vain 38 % per hyppäys (eli yhteensä samaa luokkaa kuin mitä nyt saadaan kerralla 14->10 siirtymässä).

Uusi valmistusprosessi on ”wanhoina hyvinä aikoina” – perinteisesti – puolittanut pinta-alat edellisestä. Nuo nanometrit taas on viime aikoina laskettu ”ekvivalenttinanometreinä”: kerro edellinen luku 0,7:llä vaikka oikeasti merkittävä osa pinta-alan pienentämisestä ei ole tullut viivaleveyttä kaventamalla vaan muilla kikoilla. Siksi tuolla on oikeasti viivaleveytenä se reilu 30 nm eikä 10 nm...

Nyt sentään tuo muutos 14->10 olisi taas ilmeisesti ihan oikean kokoinen, ja samaan pinta-alaan saisi pakattua kaksi 14 nm prosessilla tehtyä prosessoria.

 

[svk]

Yhdenkään valmistajan nykyiset "nm"-luvut eivät taida kuvata yhtä ainuttakaan todellista mittaa ko. prosessissa.
Esim Intelin 10nm prosessissa evän jakoväli on 34nm, metallikerrosten jakoväli 36nm, solun korkeus 272nm ja hilan jakoväli 54nm
Intel esitteli 10 nanometrin prosessia itsevarmana: "Olemme sukupolven edellä kilpailijoita" - io-tech.fi

Korjaas samalla linkkaamasi uutisen video, kun näkyy olevan särki

 

[Diglo1]

Yhdenkään valmistajan nykyiset "nm"-luvut eivät taida kuvata yhtä ainuttakaan todellista mittaa ko. prosessissa.
Esim Intelin 10nm prosessissa evän jakoväli on 34nm, metallikerrosten jakoväli 36nm, solun korkeus 272nm ja hilan jakoväli 54nm
Intel esitteli 10 nanometrin prosessia itsevarmana: "Olemme sukupolven edellä kilpailijoita" - io-tech.fi

Niin siis viivaleveys tarkoittaa lähinnä sitä tarkkuutta millä transistori pystytään valmistamaan ja tämäkin on vähän mitä kukin valmistaja tarkoittaa. Mutta se, että jos rakennat talon tuuman laudoista niin ei se talo ole tuuman kokoinen vaan jotain aivan muuta. Sama pätee transistoreihin. Transistori tiheys ei kerro kaikkea taas itse transistorista ja siten se ei kerro miten transistori on valmistettu ja kuinka ne on aseteltu.

 

[Kaotik]

Korjaas samalla linkkaamasi uutisen video, kun näkyy olevan särki

Näyttää olevan poistettu tuubista eikä särki.

Niin siis viivaleveys tarkoittaa lähinnä sitä tarkkuutta millä transistori pystytään valmistamaan ja tämäkin on vähän mitä kukin valmistaja tarkoittaa. Mutta se, että jos rakennat talon tuuman laudoista niin ei se talo ole tuuman kokoinen vaan jotain aivan muuta. Sama pätee transistoreihin. Transistori tiheys ei kerro kaikkea taas itse transistorista ja siten se ei kerro miten transistori on valmistettu ja kuinka ne on aseteltu.

Sen pitäisi olla pienimmän johtimen paksuus, mutta käsittääkseni sekään ei taida nykypäivänä pitää enää paikkaansa?

 

[hkultala]

Niin siis viivaleveys tarkoittaa lähinnä sitä tarkkuutta millä transistori pystytään valmistamaan ja tämäkin on vähän mitä kukin valmistaja tarkoittaa

Ei, ei ole tarkoittanut enää n. kymmeneen vuoteen.

Nykyään ne on ihan puhtaita markkinointilukuja joilla ei ole MITÄÄN tekemistä valmistusprosessin minkään mittojen kanssa.

"14nm" prosessilla valmistetussa piirissä ei ole MITÄÄN minkä mitta olisi n. 14nm. Pienimmät mitat on siellä intelillä jotain n. 20-30nm luokkaa, muilla vähän enemmän kuin intelillä.


Noita keinotekoisia markkinointilukemia perusteltiin aluksi sillä, että vanha tapa laskea nanometrejä ei enää uusien valmistusprosessien kanssa toiminut, kun niillä asioille tulee eri paksuuksia vähän tilanteen mukaan yms. , ja tuo lukema alettiin ilmoittaa sen mukaan, mitä nanometrilukemia ne vastaisivat sen perusteella, kuinka tiheään niillä saa transistoreita valmistettua verrattuna aiempiin valmistusprosesseihin (kun esim. muilla tempuilla oli saatu niitä transistoreita piirille tiheämpään). Eli jos vaikka 90nm oli vielä "oikeasti 90nm" niin 45nm:ksi kutsuttiin prosessia jolla transistoreita saatiin 4x tihempään kuin 90nm prosessilla.

Mutta sitten noissa markkinointiluvuissakin alettiin yksinkertaisesti huijaamaan. TSMCn ja Samsungin/GFn hiukan viilatut ja korjatut "20nm" prosessit nimettiin "16nm" ja "14nm" prosesseiksi vaikka nimien olisi kuulunut olla luokkaa "19nm" ja "18nm" nm tuon alkuperäisen transistoritiheyteen perustuvan perustelun mukaan. Ja kun tätä Samsungin/GFN feikki-"14nm"-prosessia vielä hiukan viilattiin eteenpäin (ansaitsisi ehkä nimen "17nm" transitoritiheyden perusteella), sille annettiin nimi "12nm".

 

[jabbadap]

Oisko Applen ARM kannettaviin?

Tokkopa. Applella on toki 10nm prosessilla valmistettu arm siru(A11 Bionic), mutta se on valmistettu TSMC:n 10nm prosessilla. Eli jos ne jostain syystä arm -prossujansa kannettaviin tunkisi se tulisi todennäköisimmin TSMC:ltä.

 

[FireFly Renaissance]

Täällä on Intelin julkaisemia lukuja niiden 10nm prosessista.

https://newsroom.intel.com/newsroom.../2017/03/Kaizad-Mistry-2017-Manufacturing.pdf

Tuossa 10nm+ asiassa varmaan häirinnee, että se cannon lake on nyt tulossa vasta siinä kohtaa kun roadmapeissa lukee jo 10nm+. Oletettavasti kuitenkin Intel nimeää sen Cannon Laken version 10nm prosessiksi.

Sinänsähän Intel saa nimetä niitä ihan miten itseä huvittaa.

 

[Kaotik]

Täällä on Intelin julkaisemia lukuja niiden 10nm prosessista.

https://newsroom.intel.com/newsroom.../2017/03/Kaizad-Mistry-2017-Manufacturing.pdf

Tuossa 10nm+ asiassa varmaan häirinnee, että se cannon lake on nyt tulossa vasta siinä kohtaa kun roadmapeissa lukee jo 10nm+. Oletettavasti kuitenkin Intel nimeää sen Cannon Laken version 10nm prosessiksi.

Sinänsähän Intel saa nimetä niitä ihan miten itseä huvittaa.

Eihän Cannonlake ole tulossa 10nm+-kohdassa, kun se on tulossa noiden mukaan ensi vuonna (2019) ja Cannonlake tulee tänä vuonna (2018)
(edit: tai jos pikseleitä zoomaa niin 2018 sekin tulee, mutta prosessin valmistuminen != ensimmäisen sillä tehtävän prosessorin julkaisu)