GlobalFoundries julkisti tuotantovalmiin 12LP+-prosessin ja laajentumissuunnitelman Fab8:lle

[Kaotik]

Kaotik kirjoitti uutisen/artikkelin:
GlobalFoundries heitti hanskat tiskiin puolijohdevalmistajien kilpajuoksussa kohti pienempiä prosesseja ennen 7 nanometrin prosessin julkaisua. Entistä pienempien prosessien sijasta yhtiö panostaakin nyt muun muassa nykyisten prosessien optimointiin eri käyttötarkoituksiin.

GlobalFoundries on ilmoittanut saaneensa uuden 12 nanometrin 12LP+-prosessin tuotantovalmiiksi. Kyseessä on erityisesti tekoälysuorittimille optimoidusta prosessista, jossa on mukana uudet solukirjastot, tuki 2,5D-paketoinnille interposerin kera sekä vähävirtainen, 0,5 voltin minimijännitteellä toimiville SRAM-soluille.

Uuden prosessin kerrotaan tarjoavan parhaimmillaan 20 prosenttia 12LP:tä parempaa suorituskykyä ja uusien solukirjastojen kautta 10 % pienempään tilaan mahtuvat logiikkatransistorit. Prosessin kehityksessä on tehty tiivistä yhteistyötä sen tekoälysiruja suunnittelevien asiakkaiden kanssa, minkä avulla uuteen prosessiin siirtymisen pitäisi tapahtua kivuttomasti.

GlobalFoundries ilmoitti lisäksi hiljattain, että se aikoo laajentaa New Yorkin Maltassa sijaitsevaa Fab8-tuotantolaitostaan, jossa käytetään uutta 12LP+-prosessia. Yhtiön mukaan se on varmistanut osto-optionsa 66 eekkerin eli vajaan 27 hehtaarin lisätontille Fab8:n vierestä, mikä mahdollistaa tehdaskompleksin kasvattamisen.

Lähteet: GlobalFoundries (1), (2)

Linkki alkuperäiseen juttuun

 

[Marti77]

Onko muuten ollut mitään tietoja tullaanko zen3 prosessoreissa käyttämään vielä GloF 12nm sirua vai onko siirretty TSMC 7nm siruun.

 

[Kaotik]

Onko muuten ollut mitään tietoja tullaanko zen3 prosessoreissa käyttämään vielä GloF 12nm sirua vai onko siirretty TSMC 7nm siruun.

I/O-sirua meinaat? En usko että ovat siirtämässä vielä 7nm:lle, mutta eihän sitä ikinä tiedä.

 

[Marti77]

Juuri tuoa IO sirua mietin kiitos tiedosta.

 

[hkultala]

Onko muuten ollut mitään tietoja tullaanko zen3 prosessoreissa käyttämään vielä GloF 12nm sirua vai onko siirretty TSMC 7nm siruun.

Seuraavan sukupolven EPYCistä on näkynyt kaaviokuvia, jotka vihjaisivat siihen, että siinä olisi aivan sama IO-piiri kuin nykysukupolvessa.

Tosin se, että kyse on samasta IO-piiristä ei ole varmaa, voi olla että tulee hiukan muokattukin versio jossa kaikki on pääpiirteiltään melko samanlaista.

Siinä, että IO-piiri siirrettäisiin "7nm" tekniikalle ei oikein olisi järkeä, ellei sinne samalla tungettaisi jotain isoa L4-kakkua; "7nm" prosessi on n. 60% kalliimpi kuin "12/14"nm prosessi, ja kun sen tilasta huomattava osa kuluu noihin PHYihin jotka eivät pienene juuri yhtään valmistuistekniikan kehittyessä, "7nm" tekniikalla valmistettava IO-piiri olisi vaan kalliimpi.

Ja kun AMD joutuu joka tapauksessa maksamaan GF:lle koska WSA-sopimus, käyttää sen piirejä tai ei, nin nuo IO-piirit on oiva keino saada GFlle jotain valmistettavaa.


Itse odottelen mielenkiinnolla, sitä, että koska AMDllä alkaisi riittää tuotekehitysresurssit siihen, että voisivat tehdä high-end-työpöydälle oman dedikoidun monoliittipiirin eikä tarvisi jakaa samaa piriiä joko EPYCien tai sitten vähävirtaisten läppärien kanssa. Renoirissa on aika paljon nopeampi muistiviive kuiN Matissessa, kun IO-piiri ja sille menevät väylät ei ole lisäämässä viivettä

Ja IO-piirin shrinkin kanssa taas aika muuttunee ajankohtaiseksi vasta siinä vaiheessa kun EUV-valmistustekniikat ovat olleet käytössä sen verran kauan, että niiden alkukustannuksia on kuoletettu, ja IO-piiri voidaan tehdä "vanhalla EUV-tekniikalla"; Tuo nykyinen monipatternointiin perustuva ei-EUV "7nm" vaan on fundamentaalisesti kallis prosessi monipatternointinsa takia, sen hinta ei koskaan tule halpenemaan niin halvaksi että sillä kannattaisi nykyisentyylistä IO-piiriä valmistaa. Mutta jonkun EUV-tekniikan hinta sen sijaan voinee muutaman vuoden päästä laskea tuota halvemmaksi. Mutta, JOS sinne IO-piirille laitettaisiin se iso L4-kakku niin kuvio muuttuisi koska se kakku tulis "7nm"llä halvammaksi kuin nykyisellä "12/14nm" tekniikalla.

Takaisin ketjun aiheeseen: Näkisin siis, että tämä nyt julkaistu valmistusprosessi voi olla se prosessi, jolla AMDn seuraavan sukupolven IO-piirit valmistetaan. Mutta nämä seuraavan sukupolven IO-piirit ei välttämättä tule vielä zen3n kanssa vaan voi tulla vasta zen4n kanssa.

 

[Kaotik]

Takaisin ketjun aiheeseen: Näkisin siis, että tämä nyt julkaistu valmistusprosessi voi olla se prosessi, jolla AMDn seuraavan sukupolven IO-piirit valmistetaan. Mutta nämä seuraavan sukupolven IO-piirit ei välttämättä tule vielä zen3n kanssa vaan voi tulla vasta zen4n kanssa.

Riippuu varmasti paljonkin siitä, mitä siellä seuraavan sukupolven I/O-sirussa tulee olemaan. Ainakin Matissen I/O-sirussa on tälläkin hetkellä kuvien perusteella suht paljon "tyhjää piitä" koska ne PHY:t vaatii oman tilansa reunoilta, niin mitään suuria paineita saada sitä logiikkapuolta pienempään tilaan ei taida olla.