AMD varmisti CDNA2-arkkitehtuurin julkaisun tämän vuoden aikana

[Kaotik]

AMD:n Lisa Su on varmistanut yhtiön tulevan julkaisemaan CDNA2-arkkitehtuurin vielä kuluvan vuoden aikana. Arkkitehtuuri on yhtiölle erityisen merkittävä, sillä sitä tullaan hyödyntämään tulevissa maailman tehokkaimmissa supertietokoneissa Epyc-prosessoreiden rinnalla.

Lähde: Advanced Micro Devices, Inc. (AMD) CEO Lisa Su Presents at JPMorgan 49th Annual Global Technology, Media and Communications Conference (Transcript)

 

[Timo 2]

Kuinka suurta suorituskyvyn parannusta tuolta cdna arkkitehtuurilta odotetaan edelliseen tai mitä me edes tässä vaiheessa tiedetään tuosta cdna2 arkkitehtuurista?

 

[mRkukov]

Kuinka suurta suorituskyvyn parannusta tuolta cdna arkkitehtuurilta odotetaan edelliseen tai mitä me edes tässä vaiheessa tiedetään tuosta cdna2 arkkitehtuurista?

Ei tiedetä, mitään.

 

[Aikki]

Pikkulinnut ovat kertoilleet, että tulisi perustumaan chipletteihin. Mahdollisesti 2 x 128CU chiplettiä @ 5nm ja io-piiri @ 7nm + HBM2E samalla alustalla. Itse suorituskyky / CU varmaan samaa luokka CDNA1 kanssa vaikka pieniä viilauksia tehty varmasti. RDNA3 sitten ensi vuonna chipletti design työpöydälle.

 

[mRkukov]

Pikkulinnut ovat kertoilleet, että tulisi perustumaan chipletteihin. Mahdollisesti 2 x 128CU chiplettiä @ 5nm ja io-piiri @ 7nm + HBM2E samalla alustalla. Itse suorituskyky / CU varmaan samaa luokka CDNA1 kanssa vaikka pieniä viilauksia tehty varmasti. RDNA3 sitten ensi vuonna chipletti design työpöydälle.

CDNA osalta chipletit ymmärtäisi, mutta että RDNA saataisiin chipleteille. Uskon sitten kun näen.

 

[hkultala]

Pikkulinnut ovat kertoilleet, että tulisi perustumaan chipletteihin. Mahdollisesti 2 x 128CU chiplettiä @ 5nm ja io-piiri @ 7nm + HBM2E samalla alustalla. Itse suorituskyky / CU varmaan samaa luokka CDNA1 kanssa vaikka pieniä viilauksia tehty varmasti. RDNA3 sitten ensi vuonna chipletti design työpöydälle.

Kertoisitko lisää mitä nämä pikkulinnut ovat?

Kuulostaa vähän siltä, että kyseessä on lähinnä cargo culttiin sortuneet pikkulinnut, jotka vaan bongaa buzzwordejä ja ehdottaa niitä joka paikkaan, eivätkä sellaiset pikkulinnut, jotka ovat oikeasti olleet AMDn ikkunoiden takana näkemässä jotain.

Näyttiksellä kaistantarve on ihan eri luokkaa kuin CPUlla ja muistiohjaimen tunkeminen eri piilastulle kuin missä ROPit tai TMUt ovat tarkoittaisi että niiden välillä tarvittaisiin todella järeä ja kallis väylä, joka myös kuluttaisi ei-triviaalin määrän sähköä jos se joutuisi kulkemana yhtään matkaa vaakasuunnassa.

Ilman Intelin EMIBin kaltaista kytkentää erillisessä IO-piilastussa olisi järkeä lähinnä vain jos samalla sovellettaisiin jonkinlaista 3D-paketointia, eli joko se IO-piiri olisi samalla interposer ja sijaitsisi niiden laskentapiilastujen alla, tai sitten se olisi hajautettu ja jokaisen muistipinon muistiohjain olisi oma piilastunsa ja sijaitsisi sen piilastun olla. Mutta molemmissa tapauksissa näistä "7nm" olisi sille aivan liian uusi ja kallis valmistustekniikka.

HBM2E toimisi kätevästi nimenomaan silloin kun joko
1) jokaisen laskentapiilastun päällä olisi oma HBM-pinonsa eikä mitään eri tekniikalla olevaa IO-piiriä ole.
2) Siellä olisikin yksi iso laskentapiiri ja monta erillistä muistiohjainpiiriä, jokaisen muistipinon alla omansa.
3) Siellä olisi iso vanhalla tekniikalla tehty iso aktiivi-interposer jonka päällä olisi sekä laskentapiilastut että muistipinot.


Sellainen järki muistiohjaimettomassa GPGPU-piilastussa toki olisi, että sen voisi integroida EPYC-pakettiin CPU-piilastujen joukkoon siten että se käyttäisi samaan muistia kuin CPU-ytimetkin, mutta tällöin sen piilastun kannattaisi olla paljon pienempi, samaa kokoluokkaa kuin CPU-piilastukin. Eli luokkaa 16 CU:ta/piilastu.


Ja AMDltä on tullut viime aikoina ulos yksi patentti joka liittyy MCM-näyttikseen, siinä muistiohjaimet oli nimenomaan samalla piilastulla kuin itse laskentaytimet. Tällöin kahdella piilastulla ilman NUMA-optimointeja keskimäärin vain 50% muistiaccesseista (100% sijaan) tarvii mennä piilastulta toiselle.

 

[finWeazel]

Twitter ja patentti huhumyllystähän chiplettihuhut tulevat. Niin paljon savua ollut ilmassa viime vuoden aikana, että amd on melko isolla varmuudella ainakin prototyypit chiplet-piireistä tehnyt.

Tässä linkkiä missä lisa su sanoo 2.5d ja 3d pinottujen ratkaisujen olevan työn alla ja tärkeitä tulevaisuuden kannalta: r/Amd - JPMorgan Conference: Lisa Su confirms 3D stacking for AMD roadmap, will talk more in the next number of months

Näemmä se twiitti missä oli chipleteistä juttua twitterissä on poistettu. Todennäköisesti tuohon poistettuun twiittiin ja amd:n patentteihin liittyen porukka spekuloi navi31:en olevan 2x80cu chipletti. Huhua löytyy linkin takaa vaikka otsikko viittaa vain navi33:een: AMD RDNA 3 Based Navi 33 GPU For Next-Gen Radeon RX Graphics Cards Could Feature 80 Compute Units & 5120 Cores

Mä pitkään kuvittelin, että amd:n chipletit olisivat lähitulevaisuudessa tulossa vain konesaleihin. Jännittävää nähdä mikä navi31:en on ja mihin sitä käytetään.

 

[hkultala]

Twitter ja patentti huhumyllystähän chiplettihuhut tulevat. Niin paljon savua ollut ilmassa viime vuoden aikana, että amd on melko isolla varmuudella ainakin prototyypit chiplet-piireistä tehnyt.

Niissä vaan edelleen pelataan buzzword-bingoa buzzwordillä "chiplet" melko cargo cult-mentaliteetilla.

AMDn tuore patentti puhuu symmetrisestäMCM-paketista jossa muistiohjaimet on samalla piilastulla kuin laskentayksiköt, mutta näitä piilastuja on samassa paketissa useampia, ja ne yhdistetään passiivisella interposerilla. Arkkitehtuurillisesti samaan tyyliin kuin ekan sukupolven EPYCit ja Threadripperit, mutta sillä fyysisellä erolla, että paketissa menevien johtojen sijasta siellä on pasisivinen interposer-piilastu niiden alla niitä yhdistämässä.

Arkkitehtuurin näkökulmasta se, millä piilastulla eri komponentit on ei ole niin oleellinen ero.
Arkkitehtuurin näkökulmasta oleellisempaa on se, onko muistijärjestelmä hajautettu (NUMA) vai keskitetty (UMA).

Ja kokonaisia isoja laskentapiirejä ei todellakaan suunnitella ja layoutata ihan vaan "kokeilun vuoksi". Kun sen "prototyypin" suunnittelu ja valmistuksen valmistelu olisi käytännössä ihan yhtä kallista kuin täyden massatuotantopiirin. Jos siellä on joku "kokeilupiiri" ollut ihan tutkimusmielessä niin se on sitten todennäköisesti ollut parilla CU:lla ja hyvin kapealla muistirajapinnalla.

Tässä linkkiä missä lisa su sanoo 2.5d ja 3d pinottujen ratkaisujen olevan työn alla ja tärkeitä tulevaisuuden kannalta: r/Amd - JPMorgan Conference: Lisa Su confirms 3D stacking for AMD roadmap, will talk more in the next number of months

Ja tässä puhutaan muistin pinoamisesta laskentapiirien päälle.

Lisäksi aiemmin muualla AMD on puhunut visoita aktiivi-interposereista. Mutta mitään aikataulua sille, koska aktiivi-interposereita nähdään oikeissa tuotteissa ei ole esitetty.

Näemmä se twiitti missä oli chipleteistä juttua twitterissä on poistettu. Todennäköisesti tuohon poistettuun twiittiin ja amd:n patentteihin liittyen porukka spekuloi navi31:en olevan 2x80cu chipletti. Huhua löytyy linkin takaa vaikka otsikko viittaa vain navi33:een: AMD RDNA 3 Based Navi 33 GPU For Next-Gen Radeon RX Graphics Cards Could Feature 80 Compute Units & 5120 Cores

Tuollakaan ei ole mitään lähdettä tuolle väitteelle kahdesta piilastusta. Se on vaan revitty ihan ilmasta/aiemmista lähteettömistä huhuista.

Sen sijaan tuolla on tuo virheellinen väite:

AMD has already patented an active bridge chiplet solution for its next-generation GPUs which comes with an integrated cache and interconnects the multiple dies featured on the Navi 3X (RDNA 3) GPUs

Joka perustuu patentin väärinymmärtämiseen. Tuo patentti tosiasiassa puhuu täysin symmetrisestä MCM-ratkaisusta jossa ei ole mitään erillistä piilastua jossa sitä kakkua on, vaan se kakku ja muistiohjaimet on nimenomaan samoilla piilastuilla kuin laskentayksikötkin. Ja sitten siellä on täysin passiivinen interposer niitä yhdistämässä.

 

[finWeazel]

Tuollakaan ei ole mitään lähdettä tuolle väitteelle kahdesta piilastusta. Se on vaan revitty ihan ilmasta/aiemmista lähteettömistä huhuista.

Se lähde oli todennäköisesti jo nyt poistettu twitter viesti. Tuota viestiä ei löydy enää googlen cachestakaan. Alunperin linkki oli tämä:

Mulla ei ole hevosta tässä kisassa. En väitä juuta enkä jaata asiasta. Huhut chipletistä olivat liikkeellä jo about vuosi sitten. Niin sitkaasti huhuavat tuosta, että vanha sanonta missä on savua on tulta kannattaa huomioida ainakin kuriositeettina. Aika näyttää tuleeko navi31:en ulos, onko se chipletti ja mihin käyttötarkoitukseen sitä myydään.

 

[Aikki]

Jaa täällä jo kultalalla mennyt herne noukkaan, kun vähän ruvetaan spekuloimaan. Kyllähän nämä näyttiksetkin menevät chipletteihin jollain aikavälillä myös Nvidian puolelta, joten ei pitäisi olla kenellekkään yllätys, että odotellaan olisko se CDNA2 nyt se ensimmäinen chiplet laitos. Eihän tuo pitäisi olla temppu eikä mikään, kun CDNA:sta ei kuvaa / grafiikkaa oteta ulos kuitenkaan, niin sillähän ei ole juuri merkitystä vaikka toimisivat erillisinä piireinä ja chipleteillä omat muistit, mutta veikkaan, että siinä io-piirissä on muutakin kuin pcie silta. Tämä oli siis ihan hypoteettinen näkökulma, eikä perustu mihinkään.

Huhumyllyt ovat tosiaan ainakin vuoden näistä jauhaneet, myös ne huhumyllyt jotka ovat olleet oikeassa mm. CDNA1 ja RDNA2 - laitteista. Itsekin seurannut tätä "bingoa" jo vuosikymmeniä ja aina se on yhtä hauskaa puuhaa ollut. Näitä huhuilijoitahan on aivan riittävästi ja kaikkea ei kannata uskoa ja itsellä on myös "omia" lähteitä valitettavasti.

 

[hkultala]

Jaa täällä jo kultalalla mennyt herne noukkaan, kun vähän ruvetaan spekuloimaan.

Spekulaatio voi perustua joko jonkinlaiseen ymmärrykseen asioista tai sitten pelkkään buzzword-cargo-culttiin.

"Chiplet"on nyt buzzword jota hypetetään ilman minkäänlaista ymmärrystä siitä, mitä sillä kunnolla tarkoitetaan ja miksi siihen joissain tuotteissa ollaan menty ja toisissa ei, ja mitä sen perusteella voi sen suhteen olla odotettavissa tulevaisuudessa, ja melkein kaikki "chiplet"-aiheiset spekulaatiot on melkein pelkkää cargo culttia.

Chiplet on vaan uusi nimi MCM:lle/MCMn osana olevalle piirille, ja MCMiä on ollut PC-markkinoilla vuodesta 1995 (Pentium Pro).

Kyllähän nämä näyttiksetkin menevät chipletteihin jollain aikavälillä myös Nvidian puolelta, joten ei pitäisi olla kenellekkään yllätys, että odotellaan olisko se CDNA2 nyt se ensimmäinen chiplet laitos.

Eihän tuo pitäisi olla temppu eikä mikään, kun CDNA:sta ei kuvaa / grafiikkaa oteta ulos kuitenkaan, niin sillähän ei ole juuri merkitystä vaikka toimisivat erillisinä piireinä ja chipleteillä omat muistit, mutta veikkaan, että siinä io-piirissä on muutakin kuin pcie silta. Tämä oli siis ihan hypoteettinen näkökulma, eikä perustu mihinkään.

Sen AMDn patentin mukaan siellä AMDn "chiplet-pohjaisssa näyttiksessä" ei tule olemaan mitään IO-piiriä. Siellä on vain passiivinen interposer joka yhdistää monta samanlaista näyttispiilastua, muttei sisällä mitään logiikkaa, pelkkiä johtoja. Pcie-väylä kohti prosessoria tulee yhdelle niistä näyttispiilastuista, ei millekään erilliselle IO-piirille.

Kaikki tämä selviäisi jos viitsisi lukea sen itse patentin johon ne huhut perustuu, eikä vain toistaa huonojen huhusitejen väärintulkintoja siitä patentista.

Ja GPGPU-käytössäkin, jos halutaan kaikkien piilastujen laskentayksiköillä laskea dataa joka löytyy puskurista joka on toiseen piilastuun kytketyssä muistissa, niin niiden välille tarvitaan hyvin nopea väylä. Menisi koodarille selvästi hankalammaksi jos ne laitteet näkyisi erillisinä laitteina eli 1) ne muistit näkyisi erillisinä muisteina joiden välillä koodarin pitäisi hallinnoida datan kopiointia ja 2) samalla komennolla ei voisi käskyttää kaikkien piilastujen shader-prosessoreita porskuttamaan samaa kerneliä.

Joskus myöhemmin AMD ehkä tekee sitten sellaisen näyttiksen jossa on aktiivi-interposer ja "IO-piiri" yhdistetty, mutta tätä saataneen odottaa vielä ainakin pari vuotta. Ja interposerin suuren pinta-alan takia sitä ei tulla tekemään millään alle 3 vuotta vanhalla valmistustekniikalla, vaan jollain vanhalla tekniikalla joka on pinta-alaa kohden selvästi halvempi.

Huhumyllyt ovat tosiaan ainakin vuoden näistä jauhaneet, myös ne huhumyllyt jotka ovat olleet oikeassa mm. CDNA1 ja RDNA2 - laitteista. Itsekin seurannut tätä "bingoa" jo vuosikymmeniä ja aina se on yhtä hauskaa puuhaa ollut. Näitä huhuilijoitahan on aivan riittävästi ja kaikkea ei kannata uskoa ja itsellä on myös "omia" lähteitä valitettavasti.

Kaikki huhumyllyt jauhaa nyt juttua joka perustuu siihen, että ensimmäisen huhusiten pitäjä ei ymmärtänyt AMDn patenttia ja postaili ihan omiaan siitä mitä luuli sen tarkoittavan, ja ziljoona muuta huhusiteä toisti tämän väärintulkinnat tarkastamatta niitä ja lukematta itse, mitä siellä patentissa tosiasiassa sanotaan.

 

[Sinfo]

Tässä on Phoronixin juttu CDNA2 ajureista Linuxin kernelissä AMD Radeon "Aldebaran" GPU Support Published For Next-Gen CDNA - Phoronix

Sieltä löytyy ominaisuuksia joita voi kytkeä päälle "per-die basis".

Videocardz on lisäksi julkaissut aiheesta jutun, jossa näkyy Linux kerneli koodista kaksi piilastua AMD Instinct MI200 'Aldebaran' GPU seemingly confirmed to be dual-die - VideoCardz.com

 

[Aikki]

Joo no tämä keskustelu lähtenyt kyllä hyville raiteille taas, kun kumotaan koko huhumylly sillä, että kaikki perustuisi väärinymmärykseen ja tähän yhteen patenttiin.
Saa nähdä kuinka nopeaa nuo kultalan statementit vanhenee. Tuo Sinfon postaama Linux ajuricase on myös yksi palanen tätä bingoa.

 

[hkultala]

Videocardz on lisäksi julkaissut aiheesta jutun, jossa näkyy Linux kerneli koodista kaksi piilastua AMD Instinct MI200 'Aldebaran' GPU seemingly confirmed to be dual-die - VideoCardz.com

... mutta se ajurikoodi ei puhu yhtään mitään mistään IO-piiristä.

Sen IO-piilastun tunkeminen tuohon kuvaan on ihan VideoCardzin omaa tulkintaa/spekulaatiota/sähläämistä. Cargo culttia sen perusteella että kun CPUissa on erillinen io-piilastu niin tietysti näyttiksissäkin pitää olla, ymmärtämättä yhtään syitä ja eroja näyttisten ja CPUiden välillä yms.

Kun se patentti hyvin selvästi sanoo että se PCIe tulee suoraan sinne yhdelle niistä GPU-piilastuista.

 

[jepskukkuu]

Kultalan puppulausegeneraattori jauhaa taas parastaan, paljon tekstiä, vähän asiaa. Tulee ihan politiikka mieleen, käytetään erikoisia sanoja, jotta voidaan vaikuttaa enemmän ammattilaiselta ilman minkäänlaista todellista asiasisältöä tai faktaa asioista.

 

[hkultala]

Kultalan puppulausegeneraattori jauhaa taas parastaan, paljon tekstiä, vähän asiaa. Tulee ihan politiikka mieleen, käytetään erikoisia sanoja, jotta voidaan vaikuttaa enemmän ammattilaiselta ilman minkäänlaista todellista asiasisältöä tai faktaa asioista.

Olen täällä niitä harvoja, ketkä oikeasti suunnittelevat mikropiirejä/niiden osana olevia IP-lohkoja työkseen.

Minä käytän teknisiä termejä tasan niiden oikeassa merkityksessä ja siksi että haluan ilmaista asiat eksaktisti, enkä heilutella käsiä markkinointihuuhaalla ja buzzwordeillä.

 

[Sinfo]

... mutta se ajurikoodi ei puhu yhtään mitään mistään IO-piiristä.

Ymmärtääkseni mitään IO-piiriä ei ole tulossa.

 

[Aikki]

Chiplet on siis AMD:n markkinointihuuhaa-buzzword. Mielummin käytän sitä kuin MCM:n osa. Itseasiassa AMD tuskin käyttää edes "chiplet" - termiä näissä tulevissa "MCM" - näyttiksissä, mutta itsellekin tämä markkinointitermi juurtunut sen verran niin tuli käytettyä. Se että onko näissä CDNA2 edes I/O piiriä erikseen on tietysti jonkun asteinen kysymysmerkki ja sitä on lähinnä tarjoiltu yleisesti näihin jonkunlaisena vaihtoehtona.

 

[Griffin]

AMD:n Lisa Su on varmistanut yhtiön tulevan julkaisemaan CDNA2-arkkitehtuurin vielä kuluvan vuoden aikana. Arkkitehtuuri on yhtiölle erityisen merkittävä, sillä sitä tullaan hyödyntämään tulevissa maailman tehokkaimmissa supertietokoneissa Epyc-prosessoreiden rinnalla.

Lähde: Advanced Micro Devices, Inc. (AMD) CEO Lisa Su Presents at JPMorgan 49th Annual Global Technology, Media and Communications Conference (Transcript)

Aikaisempia arkkitehtuureitako ei ole hyödynnetty missään supertietokoneissa?

 

[Kaotik]

Aikaisempia arkkitehtuureitako ei ole hyödynnetty missään supertietokoneissa?

On missään, mutta nämä menee DOEn Isoihin Koneisiin(TM)

 

[jive]

Sellainen järki muistiohjaimettomassa GPGPU-piilastussa toki olisi, että sen voisi integroida EPYC-pakettiin CPU-piilastujen joukkoon siten että se käyttäisi samaan muistia kuin CPU-ytimetkin, mutta tällöin sen piilastun kannattaisi olla paljon pienempi, samaa kokoluokkaa kuin CPU-piilastukin. Eli luokkaa 16 CU:ta/piilastu.

Hhm kahden kannan SP3+ jossa toiseen voisikin kalustaa laskentasuorittimen, vähän niinkuin aikoinaan x87. EPYC X nimen alle voisi moinen mahtua ihan kätevästi ja toimisi HBCC konseptinkin kanssa. Ei huono idea