- Liittynyt
- 14.10.2016
- Viestejä
- 22 991
Asuksen Tony Yu on julkaissut Bilibilissä videolla piirin rakennekuvat AMD:n uudesta Strix Halosta.
Vaikka oletus oli, että prosessorin kaksi Zen 5 CCD:tä olisivat samoje kuin työpöydällä, paljastuu lähikuvista niiden I/O-sirun kanssa kommunikointiin käytettävän D2D-rajapinnan olevan aiempaa hieman pienempi ja koko CCD:n koko on kutistunut noin 2,9 mm^2 67,07 mm^2:een. CCD:llä näkyy kuitenkin myös TSV-väylät, eli tuki 3D V-Cache-välimuistille olisi teoriassa olemassa.
Jättimäisellä I/O-sirulla valtaosan tilasta vievät luonnollisesti 20 RDNA 3.5 WGP:tä (eli 40 CU:ta), jonka ympäriltä löytyy kummaltakin puolen 16 Mt MALL-tason välimuistia (Memory Access at Last Level) ja 128 bitin edestä DDR5/LPDDR5X-muistiohjaimia, yhteensä niitä on siis 32 Mt ja 256 bitin edestä.
Vasemmanpuoleisten muistiohjainten ja välimusitin alta löytyy 8x4 ytimen XDNA 2 NPU ja oikealta puolen kaksi mediayksikköä. PCIe-linjat, USB-väylät ja muut vastaavat löytyvät piirin alaosasta.
Alla olevat CCD:n ja IO-sirun kuvat eivät ole samassa skaalassa.
Lähde: AMD's game-changing Strix Halo APU, formally known as the Ryzen AI Max+, poses for new die shots and gets annotated
Vaikka oletus oli, että prosessorin kaksi Zen 5 CCD:tä olisivat samoje kuin työpöydällä, paljastuu lähikuvista niiden I/O-sirun kanssa kommunikointiin käytettävän D2D-rajapinnan olevan aiempaa hieman pienempi ja koko CCD:n koko on kutistunut noin 2,9 mm^2 67,07 mm^2:een. CCD:llä näkyy kuitenkin myös TSV-väylät, eli tuki 3D V-Cache-välimuistille olisi teoriassa olemassa.
Jättimäisellä I/O-sirulla valtaosan tilasta vievät luonnollisesti 20 RDNA 3.5 WGP:tä (eli 40 CU:ta), jonka ympäriltä löytyy kummaltakin puolen 16 Mt MALL-tason välimuistia (Memory Access at Last Level) ja 128 bitin edestä DDR5/LPDDR5X-muistiohjaimia, yhteensä niitä on siis 32 Mt ja 256 bitin edestä.
Vasemmanpuoleisten muistiohjainten ja välimusitin alta löytyy 8x4 ytimen XDNA 2 NPU ja oikealta puolen kaksi mediayksikköä. PCIe-linjat, USB-väylät ja muut vastaavat löytyvät piirin alaosasta.
Alla olevat CCD:n ja IO-sirun kuvat eivät ole samassa skaalassa.
Lähde: AMD's game-changing Strix Halo APU, formally known as the Ryzen AI Max+, poses for new die shots and gets annotated