AMD:n Lisa Su pitää Computex-keynoten kolmatta vuotta putkeen

[Kaotik]

Computex Taipei on ilmoittanut AMD:n toimitusjohtaja Lisa Su:n tulevan pitämään keynote-esityksen virtuaalisina järjestettävillä messuilla.
Keynote-esityksen teema on "AMD Accelerating - The High-Performance Computing Ecosystem" ja se pidetään 1. kesäkuuta kello 05.00 aamuyöllä Suomen aikaa.

Lähde: 台北國際電腦展線上展-最新消息列表-AMD總裁暨執行長蘇姿丰博士 再次受邀COMPUTEX CEO Keynote 暢談高效能運算生態系的未來發展

 

[julmuri]

onko luvassa zen3+ warhol vai rdna 3 julkaisu?
vai ei kumpikaan

 

[Kaotik]

onko luvassa zen3+ warhol vai rdna 3 julkaisu?
vai ei kumpikaan

Eiköhän aika turvallisesti voi veikata ettei kumpikaan. Jos jotain uutta tuotejulkistusta niin ehkä uuden sukupolven Threadripperit mutten niidenkään osalta henkeä pidättelisi

 

[Contay]

Eiköhän aika turvallisesti voi veikata ettei kumpikaan. Jos jotain uutta tuotejulkistusta niin ehkä uuden sukupolven Threadripperit mutten niidenkään osalta henkeä pidättelisi

5000-sarjan ripperit olisi kyllä mukavia. Niiden on uumoiltu saapuvan syksylle, mutta mitään varmaan niistä nyt ei ole.

 

[KVahlman]

onko luvassa zen3+ warhol vai rdna 3 julkaisu?
vai ei kumpikaan

Tästä lainauksestahan se selvästi ilmenee mistä on kyse:

At this year’s COMPUTEX, AMD will share how we accelerate innovation with our ecosystem partners to deliver a leadership product portfolio

eli, siis selkeästi että kiihdyttävät innovaatiota... tai meinaan että ekosysteemiportfolio.. öh tuota... niin.

 

[Kaotik]

Tästä lainauksestahan se selvästi ilmenee mistä on kyse:
eli, siis selkeästi että kiihdyttävät innovaatiota... tai meinaan että ekosysteemiportfolio.. öh tuota... niin.

Ihan selkeästihän siinä sanotaan, että kerrotaan miten AMD nopeuttaa kumppaneidensa kanssa innovointia (kehitystyötä) jotta voidaan tarjota huipputason tuoteportfolioita (prossuja, palvelimia, supertietokoneita jne jne)

 

[KVahlman]

Ihan selkeästihän siinä sanotaan, että kerrotaan miten AMD nopeuttaa kumppaneidensa kanssa innovointia (kehitystyötä) jotta voidaan tarjota huipputason tuoteportfolioita (prossuja, palvelimia, supertietokoneita jne jne)

Innovaatio ei kyllä ole synonyymi kehitystyölle, mutta lähinnä tarkoitus olikin viisastella buzzword bingolle. Josta siis voinee tosiaan päätellä että mitään konkreettisia tuotejulkistuksia ei sieltä löydy, ainakaan kuluttajapuolelle.

 

[Thug]

Tulispa ryzen 5000 non X:ät mutta tuskinpa

 

[demu]

Tulispa ryzen 5000 non X:ät mutta tuskinpa

Ne ovat tulleet jo, mutta vain OEM-valmistajille.

AMD Ryzen 9 5900 & Ryzen 7 5800 Zen 3 OEM Desktop CPUs Launched - 8 Core Features Impressive Performance, Value & Overclocking Potential For A 65W Chip

AMD has officially launched its Ryzen 5000 OEM Desktop CPUs, the Ryzen 9 5900 & the Ryzen 7 5800, offering great value & performance.

wccftech.com

 

[Thug]

Aa joo. Mutta muutkin mallit ja 5700 olis myös kiva

 

[Sinfo]

MI200 julkaisu taitaa tulla, jos siellä mitään julkaistaan, niitä kun pitäisi alkaa tulemaan superkoneisiin tänä vuonna.

 

[hkultala]

Mahdollisia tuotejulkaisuja:

* Zen3-threadripper
* Van Gogh, uusi pieni halpa APU, todennäköisesti max 4 zen2-ydintä, selvästi pienempi kuin Cezanne tai Renoir.

Itse pidän Van Goghia oikeastaan kiinnostavampana kuin uutta Threadripperiä; Threadripperistä oikeastaan tiedetään jo kaikki oleellinen, kun sen palikat on tuttuja, Van Gogh sentään on oikeasti uusi piiri ja siihen on ilmeisesti tulossa se täysin uusi neuroverkkokiihdytin.

Mahdollista teknistä tietoa myöhemmistä tuotteista/arkkitehtuureista paljon ennen julkaisua:

1) Ensimmäiset oikeat tekniset tiedot Zen4-mikroarkkitehtuurista.

2) AMD suunnitelmia (MCM-)paketointiin ja systeemiarkkitehtuuriin liittyen, esim.
2.1) Onko AMDllä tulossa jotain vastinetta Intelin EMIBille, eli keinoa saada oikeasti paljon kaistaa piilastujen välille täyttä interposeria halvemmalla
2.2) AMDn suunnitelmia aktiivi-interposerin suhteen (eli esim. IO-piirin ja interposerin yhdistäminen siten että IO-piiri olisi laskentapiilastujen alla ja toimisi samalla interposerina?)
2.3) Tullaanko näkemään DRAMia samassa MCMssä myös APUssa? (joko jotain HBMää tai perinteisempää DRAMia Applen M1n tapaa)
2.4) millaisia chiplet-kokoonpanoja tullaan käytännössä näkemään esim zen4n yhteydessä ja tullaanko joskus näkemään myös usempaan piilastuun pilkottuja GPUita.

3) Tietoja RDNA3-mikroarkkitehtuurista


Ehkä jännin mahdollinen/realistinen (muttei silti todennäköinen) asia mitä AMD voisi nyt tehdä olisi julkaista jo nyt heti Van Goghista malli, jossa samaan pakettiin on tungettu 8 gigaa LPDDR4x-muistia Applen M1-piirin tyyliin. Mahdollistaisi pikkuläppäreiden koon pienentämistä selvästi, kun emolevylle ei tarvisi mitään DRAMiin liittyvää.

 

[Kaotik]

2.4)tullaanko joskus näkemään myös usempaan piilastuun pilkottuja GPUita.

3) Tietoja RDNA3-mikroarkkitehtuurista

Tullaan ja huhujen mukaan jo Navi3X:ssä (osa malleista)
Patenttejahan noista tuli hiljan julki

 

[finWeazel]

Huhut ainakin on mielenkiintoisia amd:n seuraaviin gpu-piireihin liittyen. Melko kovaa settiä, jos nuo toteutuvat kuluttajatuotteina järkevässä hintaluokassa.

 

[Griffin]

Huhuissa yleensä mopo keulii pahasti ja hyvin usein karkaa täysin käsistä. Ei niille kannata antaa juuri mitään painoarvoa.

 

[KVahlman]

En malta odottaa että Radeon 7900XT vetäsee Valhallassa 210fps@4k. Tai vaikka edes sen 175fps, johan sekin olisi vauhtia.

 

[finWeazel]

Huhuissa yleensä mopo keulii pahasti ja hyvin usein karkaa täysin käsistä. Ei niille kannata antaa juuri mitään painoarvoa.

Mua tuo chipletti vainoaa. Edelleen epäilen, että tuo chiplettiratkaisu ei ole pelikoneisiin tarkoitettu vaikka sitä sinnekin voidaan myydä. Ennemmin uskoisin chipletteihin pro käytössä, missä kuormia on jo optimoitu multi gpu ratkaisuille. Jos amd saa chipletin näkymään yhtenä isona gpu:na ja devaajan ei tarvi tietää chipletistä niin se on kovin juttu pitkään aikaan gpu puolella.

On tuo huhu teknisesti toteutettavissa. Tosin se olisi isoin loikka "gpu" suorituskyvyssä pitkään aikaan. Vaikkapa 5nm:lla 2x80CU chiplettiä kera parannetun arkkitehtuurin. Kahden piirin käyttäminen teoriassa tuplaisi suorituskyvyn. Jos saadaan arkkitehtuuri ja prosessiparannuksista vielä 50% lisää suorituskykyä per piiri niin voidaan oikeasi olla tuolla 2.5x jopa 3x nopeuksissa verrattuna edelliseen piiriin.

 

[Hannibal]

Jep. Kyllä chipletit on pro kamaa vielä jokunen vuosi. Laskentaan sopii hyvin… peleihin pitänee taas säätää niin maan perusteellisesti…

 

[hkultala]

Huhut ainakin on mielenkiintoisia amd:n seuraaviin gpu-piireihin liittyen. Melko kovaa settiä, jos nuo toteutuvat kuluttajatuotteina järkevässä hintaluokassa.

Pii-pinta-ala joka tarvitaan 2*40 DCUhu (2*80 "CU"hun) on todella suuri, ja maksaa joka tapauksessa todella paljon. Piirin pilkkominen moneen pienee piilastuun vaan lisää tarvittavan kokonaispinta-alan määrää, koska piirin pilkkomisesta tulee ylimääräistä overheadia. Ja jos halutaan komunikaatio piirien välillä oikeasti nopeksi, overheadia tulee enemmän (esim. interposer)

Että mikään MCM/chiplettisysteemi ei todellakaan tule nostamaan kuluttajahintaisten GPUiden suorituskykyä merkittävästi. Mutta datakeskuksissa se mahdollistaa huomattavasti lisää laskentakapasiteettia samaan tilaan

Hyödyt piirin pilkkomisesta useaan piilastuun tulee käytännössä kuluttajatuotteissa lähinnä vain tilanteissa, joissa
1) Eri osat piiristä kannattaa valmistaa eri valmistustekniikalla, esim. syistä:
1.1) Siellä on paljon IO-kamaa, jota ei ole järkeä tehdä uusilla kalliilla valmistustekniikoilla koska ne IO-transistorit on joka tapauksessa isoja (Zen2/Zen3, Lakefield)
1.2) Tehdään jotain muuta kuin geneeristä logiikkaa (esim. DRAMia) ja tarvitaan eri prosessia se takia. (Crystall Well)
1.3) On ylimääräistä tehdaskapasiteettia vanhalle prosessille ja se on käytännössä ilmaista, joten sillä kanattaa piiristä valmistaa osia joka on vähemmän suorituskyky-/sähkönkulutuskriittisiä (zen2, zen3, koska WSA-sopimus)

2) Tehdään todella suuri piiri tai valmistustekniikka sukkaa, ja saantojen takia pitää piiri pilkkoa pienempiin osiin (EPYCit, intelin Ponte Vecchio). Mutta jos vähän kypsemmillä valmistustekiikoilla mennään niin isoihin piiriehin että tämä on merkittävä hyöty, se piiri on joka tapauksessa monessakin palassa todella kallis ja käytännössä yli kuluttajien budjetista.

3) Säästetään tuotekehityskustannuksissa että ei tarvi tehdä leiskaa niin monesta erilaisesta piiristä kun voidaan koota erilaisia pakkauksia muutamsta "legopalikkatyylisestä" piilastusta (EPYCit, zen2, zen3).


Toki tuollainen kahden 40 DCUn piilastun MCM olisi mahdollinen, mutta tarkoittaisi hintaa joka ei koskaan laske kolminumeroiseksi.

 

[finWeazel]

Voisi olettaa, että nvidia jatkaa ns. todella isojen piirien tekemistä ja niiden myyntihinnat on mitä on. Chipletti voisi sitten olla uusi high end ihan vain nvidian kiusaksi etteivät he voi enää kehua nopeimmalla gpu:lla.

Mä olen aika sitkaasti uskonut ettei tuo chiplet tule pelaajille muuten kuin vahingossa(vrt. radeon VII). Tosin se hankaluus olettaa näin on siinä, että konesalipiirit ovat kai cdna pohjaisia. Navi31 konesaleihin ei oikein sovi sen vuoksi kuvioon ellei sitten amd:n suunnitelmat piirien käytön suhteen ole muuttuneet. Tai sitten tuo on joku ei konesali mutta muuten pro piirinä myydään cad/visualisaatio/koneoppimis jne. käyttöön.

Pelejä ajatellen chiplettien välisen kommunikaation tulisi olla yhtä nopeaa kuin piirin sisäinen kommunikaatio. Muuten pelintekijät tai ajuri joutuu säätämään sen kanssa ettei kommunikaatio tule pullonkaulaksi. Jos tuo jää pelintekijöiden harteille niin sli on melko huonosti toimiva teknologia nykypelien kanssa.

 

[Nerkoon]

Jep. Kyllä chipletit on pro kamaa vielä jokunen vuosi. Lasketaan sopii hyvin… peleihin pitänee taas säätää niin maan perusteellisesti…

Päinvastoin: homman toimivuus on parempi testauttaa kuluttajilla ja laittaa yrityspuolelle vasta kun kaikki lastentaudit on hiottu pois. Siksi oletan chipletin tulevan ensin pelaajille

 

[demu]

Pii-pinta-ala joka tarvitaan 2*40 DCUhu (2*80 "CU"hun) on todella suuri, ja maksaa joka tapauksessa todella paljon. Piirin pilkkominen moneen pienee piilastuun vaan lisää tarvittavan kokonaispinta-alan määrää, koska piirin pilkkomisesta tulee ylimääräistä overheadia. Ja jos halutaan komunikaatio piirien välillä oikeasti nopeksi, overheadia tulee enemmän (esim. interposer)

Että mikään MCM/chiplettisysteemi ei todellakaan tule nostamaan kuluttajahintaisten GPUiden suorituskykyä merkittävästi. Mutta datakeskuksissa se mahdollistaa huomattavasti lisää laskentakapasiteettia samaan tilaan

Hyödyt piirin pilkkomisesta useaan piilastuun tulee käytännössä kuluttajatuotteissa lähinnä vain tilanteissa, joissa
1) Eri osat piiristä kannattaa valmistaa eri valmistustekniikalla, esim. syistä:
1.1) Siellä on paljon IO-kamaa, jota ei ole järkeä tehdä uusilla kalliilla valmistustekniikoilla koska ne IO-transistorit on joka tapauksessa isoja (Zen2/Zen3, Lakefield)
1.2) Tehdään jotain muuta kuin geneeristä logiikkaa (esim. DRAMia) ja tarvitaan eri prosessia se takia. (Crystall Well)
1.3) On ylimääräistä tehdaskapasiteettia vanhalle prosessille ja se on käytännössä ilmaista, joten sillä kanattaa piiristä valmistaa osia joka on vähemmän suorituskyky-/sähkönkulutuskriittisiä (zen2, zen3, koska WSA-sopimus)

2) Tehdään todella suuri piiri tai valmistustekniikka sukkaa, ja saantojen takia pitää piiri pilkkoa pienempiin osiin (EPYCit, intelin Ponte Vecchio). Mutta jos vähän kypsemmillä valmistustekiikoilla mennään niin isoihin piiriehin että tämä on merkittävä hyöty, se piiri on joka tapauksessa monessakin palassa todella kallis ja käytännössä yli kuluttajien budjetista.

3) Säästetään tuotekehityskustannuksissa että ei tarvi tehdä leiskaa niin monesta erilaisesta piiristä kun voidaan koota erilaisia pakkauksia muutamsta "legopalikkatyylisestä" piilastusta (EPYCit, zen2, zen3).


Toki tuollainen kahden 40 DCUn piilastun MCM olisi mahdollinen, mutta tarkoittaisi hintaa joka ei koskaan laske kolminumeroiseksi.

AMD sai hiljattain patentin, jossa esiteltiin usean chipletin GPU-ratkaisu.
Jos oikein ymmärrän, GPU Chipletiltä riisuttaisiin mm. kaikki ylimääräinen L3-välimuisti ja ulkoisen muistin ohjaimet, joka laitettaisiin omalle bridge -chipletille.
Näin noita GPU chiplettejä voitaisiin saada merkittävästi pienemmiksi ja samalla halvemmaksi. Pienempi koko myös auttaisi saantojen parantumisessa, mikä osaltaan pienentäisi kustannuksia.

Tällöin GPU-kokonaisuus voitaisiin tehdä esimerkiksi 1-4 x40CU GPU + 1 Bridge -chipletin kokonaisuutena (tai vaikka 1-2 x 20CU + bridge, 1-4x 32CU+ bridge jne.).

A Glimpse of RDNA 3 Graphics Architecture Based GPUs & APUs, AMD Patents Active Bridge Chiplet With Integrated Cache For Multi-Chiplet Designs

AMD has patented an active bridge chiplet patent which could be used in the next-gen RDNA 3 graphics architecture based GPUs & APUs.

wccftech.com

 

[finWeazel]

Päinvastoin: homman toimivuus on parempi testauttaa kuluttajilla ja laittaa yrityspuolelle vasta kun kaikki lastentaudit on hiottu pois. Siksi oletan chipletin tulevan ensin pelaajille

Tuossa on sama ongelma kuin sli:n kanssa. Ellei piirien välinen kommunikaatio ole niin nopeaa, että devaajan kannalta systeemi näyttää yhdeltä gpu:lta niin osassa peleissä suorituskyky ei skaalaannu chiplettien kanssa lineaarisesti. Tätä samaahan oli cpu:n kanssakin nähtävissä. Jos käyttöjärjestelmä skeduloi huonosti niin suorituksen siirtyminen chipletiltä toiselle huononsi suorituskykyä. cpu-chipletit ovat huomattavasti keveämpiä kommunikaation kannalta kuin gpu-chipletit.

Ratkaisu on saada piirien välinen kommunikaatio tarpeeksi nopeaksi. Piirien välinen kommunikaatio vie enemmän virtaa kuin piirin sisällä kommunikointi. Onko amd ratkaissut tämän piirien välisen dataliikenteen nopeuden(kaista, latenssi) ja virrankulutuksen? Tämä ei ole yhtä iso ongelma konesalipuolella kuin peleissä. Konesaleissa algoritmit on jo tuunattu huomioimaan multi gpu konfiguraatiot.

Väylänleveyttä voi miettiä esim. inifinity cachen kautta. 6900xt:ssa on about 1.66TB/s kaistaa cacheen. Jos otettaisiin kaksi 6900xt:ta ja laitettaisiin ne chipletteinä samalle kortille niin kiinnostava väylänleveys lienee 2*1.66TB/s. Näin molemmat piirit saavat täyden kaistan chiplet-io piirin välille. io-piirissä sitten iso cache jota ajetaan 2*1.66TB/s nopeudella. Kuinka paljon tuollainen reilu 3TB/s dataa sitten syö virtaa?

 

[hkultala]

AMD sai hiljattain patentin, jossa esiteltiin usean chipletin GPU-ratkaisu.
Jos oikein ymmärrän, GPU Chipletiltä riisuttaisiin mm. kaikki ylimääräinen L3-välimuisti ja ulkoisen muistin ohjaimet, joka laitettaisiin omalle bridge -chipletille.

Ei. Wccftech on tulkinut tuossa ihan omiaan/keksinyt ihan päästään juttuja.

L3-kakku ja muistiohjaimet on tuossa patentissa hyvin selvästi samalla piilastulla kuin laskentayksikötkin., hajautettuna kaikkien chiplettien välille. (Samaan tyyliin kuin muistiohjaimet oli ekan sukupolven EPYCissä ja threadripperissä)

Each of the GPU chiplets 106-1, 106-2 include a plurality of workgroup processors 302 (WGP) and a plurality of fixed function blocks 304 (GFX) that communicate with a given channel's L1 cache memory 306. Each GPU chiplet 106 also includes a plurality of L2 cache memory 308 banks that are individually accessible, a plurality of L3 cache memory 310 channels, and a plurality of memory PHY 312 (denoted as graphics double data rate (GDDR) in FIG. 3 for indicating connection to GDDR memory) channels mapped to the L3 channels. The L2 level of cache is coherent within a single chiplet and the L3 level (or other last level) of cache is unified and coherent across all of the GPU chiplets 106.

Näin noita GPU chiplettejä voitaisiin saada merkittävästi pienemmiksi ja samalla halvemmaksi. Pienempi koko myös auttaisi saantojen parantumisessa, mikä osaltaan pienentäisi kustannuksia.

Ei se vähennä kokonaispinta-alaa yhtään. Päin vastoin, kokonaispinta-alaa tarvii enemmän kun tarvitaan itse näyttisten lisäksi se interposer/bridge-piiri sekä PHYt piirien väliselle datalikille.

Tällöin GPU-kokonaisuus voitaisiin tehdä esimerkiksi 1-4 x40CU GPU + 1 Bridge -chipletin kokonaisuutena (tai vaikka 1-2 x 20CU + bridge, 1-4x 32CU+ bridge jne.).

A Glimpse of RDNA 3 Graphics Architecture Based GPUs & APUs, AMD Patents Active Bridge Chiplet With Integrated Cache For Multi-Chiplet Designs

AMD has patented an active bridge chiplet patent which could be used in the next-gen RDNA 3 graphics architecture based GPUs & APUs.

wccftech.com

EI; Kuten jo aiemmin sanoin: Tuo bridge on vain ylimääräistä pinta-alaa. Niillä itse GPU-chipleteillä tarvii olla kaikki se logiikka mikä ennenkin, ja tuo tulee vaan sen lisäksi.

 

[Heseman]

Huhut ainakin on mielenkiintoisia amd:n seuraaviin gpu-piireihin liittyen. Melko kovaa settiä, jos nuo toteutuvat kuluttajatuotteina järkevässä hintaluokassa.

Jokohan RDNA3:lla päästäisiin Cyberpunkissa 1440p-resolla max + RT max -kuvanlaatuasetuksilla joka tilanteessa reilusti yli 60FPS?

 

[pomk]

Jokohan RDNA3:lla päästäisiin Cyberpunkissa 1440p-resolla max + RT max -kuvanlaatuasetuksilla joka tilanteessa reilusti yli 60FPS?

Olishan se hienoa, jos jollain kortilla tuo ihme onnistuisi.