- Liittynyt
- 14.10.2016
- Viestejä
- 25 681
Uusi CDNA 5 -arkkitehtuuri jättää jälkeensä GCN-juuret ja siirtyy RDNA-pohjaiseksi ensimmäisenä askeleena kohti UDNA-arkkitehtuuria.
AMD julkaisi Advancing AI -tapahtumassaan uusien Epyc-prosessoreiden ohella myös uuden sukupolven Instinct-kiihdyttimet sekä niihin perustuvat räkkipalvelimet. Instinct MI400 -sukupolvi on myös käännekohta CDNA-arkkitehtuureissa, jotka ovat tähän asti perustuneet GCN-arkkitehtuuriin.
AMD:n uusi Instinct MI400 -sukupolvi perustuu CDNA 5 -arkkitehtuuriin, mutta se vaikuttaa samalla ensimmäiseltä askeleelta UDNA-arkkitehtuuriin. CDNA 5:n pohjalta löytyy aiempien CDNA-sukupolvien GCN:n sijasta pelinäytönohjaimista tuttu RDNA-arkkitehtuuri. Samalla yhtiö on hylännyt vanhan CU- eli Compute Unit -termin RDNA-puolelta tutulla Workgroup Processor- eli WGP-termillä. RDNA-pohjan myötä arkkitehtuurissa vaihdettiin ohjelmointimallia 64 leveistä säieryhmistä (Wave64) 32 leveisiin (Wave32).
Myös välimuistiarkkitehtuuri on nyt uusi. MI455X:ssä on kaksinkertainen määrä VGPR-rekistereitä per SIMD-yksikkö ja skalaarirekisterin kokoa on kasvatettu 3,2 Kt:stä 8 kilotavuun. WGP:llä on käytössään 384 Kt LDS-välimuistia, joka toimii nyt myös vektoridatan välimuistina ja aiemmin Shader Engine -tasolla ollut 64 Kt:n L1-käskyvälimuisti on siirretty WGP-kohtaiseksi ja Shader Engine-tasolla on nyt uusi Broadcast Arbitrator -yksikkö, joka lupaa jopa nelinkertaistaa kaistan ylempiin välimuistikerroksiin. Aiemmin kullakin XCD-sirulla oli 4 Mt L2-muistia, joka on nyt korvattu kultakin FCD-välimuistisirulta löytyvällä 96 Mt:n L2-välimuistilla.
Instinct MI455X rakentuu jopa 320 miljardista transistorista ja se rakentuu yhteensä kahdeksasta Accelerator Complex Die- eli XCD-sirusta, jotka on paketoitu kahden Fabric and Cache Die- eli FCD-sirun päälle. Niiden rinnalta löytyy kaksi I/O-sirua ja yhteensä 12 HBM4-muistipinoa. XCD-sirut valmistetaan TSMC:n N2- ja FCD- ja IO-sirut N3P-prosessilla.
Kussakin XCD-sirussa on 34 WGP-yksikköä, joista kaksi on poistettu käytöstä saantojen parantamiseksi. Yhteensä MI455X:ssä on siis käytössä 256 WGP-yksikköä. Kummallakin FCD-sirulla on 96 Mt L2-välimuistia ja 96 HBM4-muistikanavaa (16 per HBM-pino), kun I/O-siruilta löytyy kaksi PCIe Gen 6 (x16) linkkiä, jotka voivat toimia myös kolmena UALink-väylänä, Infinity Fabric -linkit 256 Gt/s kaksisuuntaisella kaistalla ja 72 UALoE-linjaa, jotka tarjoavat 3,6 Tt/s kaksisuuntaista kaistaa. HBM4-muistia on yhteensä 432 Gt ja sille on yhteenlaskettua kaistaa 23,3 Tt/s.
Teoreettista laskutehoa MI455X:stä löytyy FP32-tarkkuuden vektori- ja matriisi- sekä FP16-tarkkuuden vektorilaskuihin 315 TFLOPSia. FP16- ja BF16-tarkkuuksien matriisilaskuihin vääntöä on jopa 5,03 PFLOPSia. OpenComputePlatformin kautta tuettuina ovat MXFP8-, MXFP6- ja MXFP4-tarkkuudet. MXFP8- ja MXFP6-tarkkuuksilla teoreettista laskentatehoa on 20,13 PFLOPSia ja MXFP4-tarkkuudella 40,26 PFLOPSia.
MI455X-kiihdyttimet tulevat käyttöön AMD:n uusissa Helios-räkkipalvelimissa. Kussakin räkissä on 72 kiihdytintä, jotka tarjoavat jopa 2,9 eksaFLOPSin edestä tekoälylaskentatehoa ja 31 teratavua HBM4-muistia, jolle on yhteenlaskettua kaistaa jopa 1,7 Pt/s. Räkin sisällä (Scale up) on 260 Tt/s kaistaa ja räkistä ulos (Scale out) 43 Tt/s kaistaa.
Lähde: AMD:n lehdistömateriaalit
AMD julkaisi Advancing AI -tapahtumassaan uusien Epyc-prosessoreiden ohella myös uuden sukupolven Instinct-kiihdyttimet sekä niihin perustuvat räkkipalvelimet. Instinct MI400 -sukupolvi on myös käännekohta CDNA-arkkitehtuureissa, jotka ovat tähän asti perustuneet GCN-arkkitehtuuriin.
AMD:n uusi Instinct MI400 -sukupolvi perustuu CDNA 5 -arkkitehtuuriin, mutta se vaikuttaa samalla ensimmäiseltä askeleelta UDNA-arkkitehtuuriin. CDNA 5:n pohjalta löytyy aiempien CDNA-sukupolvien GCN:n sijasta pelinäytönohjaimista tuttu RDNA-arkkitehtuuri. Samalla yhtiö on hylännyt vanhan CU- eli Compute Unit -termin RDNA-puolelta tutulla Workgroup Processor- eli WGP-termillä. RDNA-pohjan myötä arkkitehtuurissa vaihdettiin ohjelmointimallia 64 leveistä säieryhmistä (Wave64) 32 leveisiin (Wave32).
Myös välimuistiarkkitehtuuri on nyt uusi. MI455X:ssä on kaksinkertainen määrä VGPR-rekistereitä per SIMD-yksikkö ja skalaarirekisterin kokoa on kasvatettu 3,2 Kt:stä 8 kilotavuun. WGP:llä on käytössään 384 Kt LDS-välimuistia, joka toimii nyt myös vektoridatan välimuistina ja aiemmin Shader Engine -tasolla ollut 64 Kt:n L1-käskyvälimuisti on siirretty WGP-kohtaiseksi ja Shader Engine-tasolla on nyt uusi Broadcast Arbitrator -yksikkö, joka lupaa jopa nelinkertaistaa kaistan ylempiin välimuistikerroksiin. Aiemmin kullakin XCD-sirulla oli 4 Mt L2-muistia, joka on nyt korvattu kultakin FCD-välimuistisirulta löytyvällä 96 Mt:n L2-välimuistilla.
Instinct MI455X rakentuu jopa 320 miljardista transistorista ja se rakentuu yhteensä kahdeksasta Accelerator Complex Die- eli XCD-sirusta, jotka on paketoitu kahden Fabric and Cache Die- eli FCD-sirun päälle. Niiden rinnalta löytyy kaksi I/O-sirua ja yhteensä 12 HBM4-muistipinoa. XCD-sirut valmistetaan TSMC:n N2- ja FCD- ja IO-sirut N3P-prosessilla.
Kussakin XCD-sirussa on 34 WGP-yksikköä, joista kaksi on poistettu käytöstä saantojen parantamiseksi. Yhteensä MI455X:ssä on siis käytössä 256 WGP-yksikköä. Kummallakin FCD-sirulla on 96 Mt L2-välimuistia ja 96 HBM4-muistikanavaa (16 per HBM-pino), kun I/O-siruilta löytyy kaksi PCIe Gen 6 (x16) linkkiä, jotka voivat toimia myös kolmena UALink-väylänä, Infinity Fabric -linkit 256 Gt/s kaksisuuntaisella kaistalla ja 72 UALoE-linjaa, jotka tarjoavat 3,6 Tt/s kaksisuuntaista kaistaa. HBM4-muistia on yhteensä 432 Gt ja sille on yhteenlaskettua kaistaa 23,3 Tt/s.
Teoreettista laskutehoa MI455X:stä löytyy FP32-tarkkuuden vektori- ja matriisi- sekä FP16-tarkkuuden vektorilaskuihin 315 TFLOPSia. FP16- ja BF16-tarkkuuksien matriisilaskuihin vääntöä on jopa 5,03 PFLOPSia. OpenComputePlatformin kautta tuettuina ovat MXFP8-, MXFP6- ja MXFP4-tarkkuudet. MXFP8- ja MXFP6-tarkkuuksilla teoreettista laskentatehoa on 20,13 PFLOPSia ja MXFP4-tarkkuudella 40,26 PFLOPSia.
MI455X-kiihdyttimet tulevat käyttöön AMD:n uusissa Helios-räkkipalvelimissa. Kussakin räkissä on 72 kiihdytintä, jotka tarjoavat jopa 2,9 eksaFLOPSin edestä tekoälylaskentatehoa ja 31 teratavua HBM4-muistia, jolle on yhteenlaskettua kaistaa jopa 1,7 Pt/s. Räkin sisällä (Scale up) on 260 Tt/s kaistaa ja räkistä ulos (Scale out) 43 Tt/s kaistaa.
Lähde: AMD:n lehdistömateriaalit
