AMD CPU-spekulaatio (Zen5/Zen6 ...)

[Kankipappa]

Kyllä riittää, koska ryzenillä se muistin kellotajuuden nosto vaikuttaa koko uncore-puolen nopeuteen, ja nopeuttaa kaikkea liikennettä CCXltä ulos.

Mitä nopeammat muistikellot ryzenillä on, sitä aiemmin se varsinainen DRAM-ohjain saa sen osoitteen sisään ja sitä aiemmin se voi aloittaa sen muistin käskyttämisen

Tuo on kyllä täysin totta siinä vaiheessa kun nämä asetukset on täysin optimoitu, mutta kunnes XMP:t ja biosin autoprofiilit säädetään minimoimaan nämä idlattavat kellojaksot, niin tuota potentiaalista kaistaa ei tunnuta saavan täysin hyödynnettyä.


Mielenkiinnolla odotan onko tässä tehty mitään optimointeja Zen2:n kanssa... Vai meneekö se sittenkin edelleen niin, että ryzenin pelibenchmarkkeja ei kannata katsoa pelisuorituskyvyn oheelta juuri paljoa, jos artikkelissa lukee ensimmäisenä "Muistit on ajettu 3200MHz Cl14 XMP profiilia käyttäen".

 

[hkultala]

Tuo on kyllä täysin totta siinä vaiheessa kun nämä asetukset on täysin optimoitu, mutta kunnes XMP:t ja biosin autoprofiilit säädetään minimoimaan nämä idlattavat kellojaksot, niin tuota potentiaalista kaistaa ei tunnuta saavan täysin hyödynnettyä.

En minä tässä puhunut kaistasta, vaan viiveestä.

Suurempi muistien kellotaajuus ryzenillä vähentää aina niitä viiveitä, mitkä tapahtuu sillä välillä, kun huomataan että tule L3-huti, ja se, että DRAM-muistiohjain alkaa tekemään DRAM-muistihakua.

(absoluuttisessa ajassa mitattuna) Sama DRAMin viive antaa ryzenillä suuremmalla muistien kellotaajuudella pienemmän kokonaisviiveen CPUn tekemille muistiaccesseille. Kokonaisviive sisältää sen ajan mitä prosessori käyttää omaan toimintaansa (mm. välimuistien osumatarkastukset sekä piirin sisäinen kommunikaatio sinne musitiohjaimelle) sekä sen DRAMin viiveen.

 

[TheMeII]

Vai meneekö se sittenkin edelleen niin, että ryzenin pelibenchmarkkeja ei kannata katsoa pelisuorituskyvyn oheelta juuri paljoa, jos artikkelissa lukee ensimmäisenä "Muistit on ajettu 3200MHz Cl14 XMP profiilia käyttäen".

Kannatttaa, sillä tuohan on juuri normaali, hyvä, käytttötilanne. Olen itsekin kaverin koneen suorituskykyongelmia korjatessa ottanut xmp profiilin päälle yli vuosi koneen kasaamisen jälkeen. Siihen asti oli ajellut kalliita muisteja jedecin mukaisilla nopeuksilla. Ei normi koneen kasaaja ymmärrä muistiasetusten päälle.

 

[Taneli-]

Ei normi koneen kasaaja ymmärrä muistiasetusten päälle.

No tämä. Hetken jos viettää huollossa ehtii hyvin karista luulot tavallisen käyttäjän tietotaidosta. Milloin tuodaan pelkkää monitoria (koska sieltähän se kuva tulee ja nyt tulee vain sinistä ruutua) ja milloin läppäri on ollut lapsilla leikeissä hiekkalaatikossa ja kaipaa "pientä puhdistusta sisältä".

 

[Nerkoon]

[H]ardOCP: Rumor: AMD Ryzen 3000 "Matisse" Launching July 7

Ensimmäiset julkaisupäiväarvaukset ovat ulkona: heinäkuun 7. päivä

 

[Kankipappa]

@TheMeII @Taneli-
Juu. Toivomuksena minulla zen2:n kohdalla onkin se, että uudemmat emolevyt osaisi säätää nämä tietyt subtiming-asetukset minimiin, koska ne tuntuvat toimivan ainakin nykyään kammalla kuin kammalla paljon tiukemmilla asetuksilla, mikä auto tai XMP profiili tarjoaa.

Auto ei tällä hetkellä oikeastaan osaa mitään - ilman XMP:tä omat kammat boottaisivat autolla perustimingejen kohdalta esim. CL16-20-20-20 riippumatta kellotaajuudesta ja tähän päälle XMP:llä on asetukset niin löysällä, että ne pari säätöä voidaan puolittaa suoraan ilman jännitteen nostoa tms... "Primarytimingien" vaikutus näytti olevan oikeastaan täysin minimaalinen suorituskykyyn ja suurin ero tuli juuri parin subtimingin viilaamisessa, joihin ei taas tarvitse muistin jännittettä korottaa.

Niin silloin saisi oikeasti realistisen kuvan noissa revieweissä, kuinka paljon se prossu oikeasti on pullonkaulana.
Nyt noita kannattaa edes hiukan peukaloida vaikka ei kiinnostaisi, mitä ei intelin prossulla tarvinnut koskaan osata, että sai optimaalisen pelikoneen.

 

[hik]

Mitkä pari subtimingia ratkaisi?

 

[Kankipappa]

Mitkä pari subtimingia ratkaisi?

tFAW ja tRFC ainakin CSGO:ssa tuntuvat vaikuttavan eniten.

Ihan esimerkkinä laitoin koneen täysin vakiolle, timingit täysin autolle ja latasin tämän jälkeen 3200 CL14 XMP:n.

Seuraavaksi pelkästään tFAW+tWR koskettu (ja niihin linkkaantuvat timingit):

Tämän lisäksi tRFC säädetty naurettavasta 560 vakioarvosta järkevämpään 252.

Tässä en ole koskenut muistin jännitteeseen tai prossuun mitenkään näiden säätöjen välillä. Ja muisti on se Gskill FlareX, minkä pitäisi olla "AMD optimoitu"...

Muilla asetuksilla ei eroa juuri ainakaan CS:än tapauksessa näkynyt ja suurempi hyöty tämän jälkeen tulee prossun ja muistin kellotaajuden nostosta.

En kuitenkaan ihmettele jos 2700X suoriutuu niin heikosti benchmarkeissa jos niitä XMP profiilein ajetaan ja toivon että zen 2:n tilanteessa asia on vähä optimoidumpi.

 

[mango]

tFAW ja tRFC ainakin CSGO:ssa tuntuvat vaikuttavan eniten.

En kuitenkaan ihmettele jos 2700X suoriutuu niin heikosti benchmarkeissa jos niitä XMP profiilein ajetaan ja toivon että zen 2:n tilanteessa asia on vähä optimoidumpi.

Kovat prosentuaaliset parannukset juu, mutta paljonkohan vaikutus on esim. isommilla resoluutioilla tai muilla peleillä?

En väitä, etteikö noista säädöistä olisi apua, näkeehän sen jo noista nopeuseroista, että tietyissä tilanteissa eroa syntyy prosentuaalisesti aikas paljon. Tarkoitan vaan sitä, että nythän tuossa CS:GO tapauksessa muistihaut ovat aivan selvästi muodostuneet pieneksi pullonkaulaksi. Normaalitilanteessa näin ei välttämättä ole ja toisaalta käytettäessä isompia resoluutioita tai ylipäätänsä pelattaessa pelejä, jotka eivät toimi noin korkeilla fps-nopeuksilla, ei muistin säätämisellä voida päästä lähellekään tuollaisia prosentuaalisia nopeuseroja.

Toki asetuksien tuunailu kannattaa, koska ei nopeammin toimivasta muistista voi koskaan olla haittaa.

 

[Kankipappa]

Kovat prosentuaaliset parannukset juu, mutta paljonkohan vaikutus on esim. isommilla resoluutioilla tai muilla peleillä?

En väitä, etteikö noista säädöistä olisi apua, näkeehän sen jo noista nopeuseroista, että tietyissä tilanteissa eroa syntyy prosentuaalisesti aikas paljon. Tarkoitan vaan sitä, että nythän tuossa CS:GO tapauksessa muistihaut ovat aivan selvästi muodostuneet pieneksi pullonkaulaksi. Normaalitilanteessa näin ei välttämättä ole ja toisaalta käytettäessä isompia resoluutioita tai ylipäätänsä pelattaessa pelejä, jotka eivät toimi noin korkeilla fps-nopeuksilla, ei muistin säätämisellä voida päästä lähellekään tuollaisia prosentuaalisia nopeuseroja.

Toki asetuksien tuunailu kannattaa, koska ei nopeammin toimivasta muistista voi koskaan olla haittaa.

Juu, ja aikaisempi esimerkki tomb raiderissa oli säätämätön 3200 XMP vs 3466 säädetty 145 fps -> 173 fps. Tässä toki resoluutio taas lyöty täysin alas että CPU on se mikä on pullonkaula. Antaa kuitenkin suuntaa miten asia sitten on kun alla on se tonnin näytönohjain ja GPU ei enää ole se hidastava tekijä...

Tuli tästä mieleen juurikin Battlefield V, jossa ihan sampan artikkelissa 2700X oli kovakin pullonkaula kyseisessä pelissä - ihmettelin tätä kun oma 980 TI hakkasi jatkuvasti 1080p high asetuksilla sitä 200fps limitteriä, kun ko. artikkelissa saatiin selkeä pullonkaula tästä prosessorista. Jos nyt ulkoa en muista väärin niin avg. fps 2700X:llä pyöri jossain ~128 paikkeilla. Aivan järkyttävä pudotus omaan kokoonpanoon. Ja tuossakin tilanteessa olin verrannut ruudunpäivitystä 64 pelaajan conquest mapeista.

 

[tarmo2011]

Onko arvauksia mitkä on chanssit että saadaan seuraaja Ryzen 5 2400G:lle kesän aikana?

 

[mango]

Juu, ja aikaisempi esimerkki tomb raiderissa oli säätämätön 3200 XMP vs 3466 säädetty 145 fps -> 173 fps. Tässä toki resoluutio taas lyöty täysin alas että CPU on se mikä on pullonkaula. Antaa kuitenkin suuntaa miten asia sitten on kun alla on se tonnin näytönohjain ja GPU ei enää ole se hidastava tekijä...

Tuli tästä mieleen juurikin Battlefield V, jossa ihan sampan artikkelissa 2700X oli kovakin pullonkaula kyseisessä pelissä - ihmettelin tätä kun oma 980 TI hakkasi jatkuvasti 1080p high asetuksilla sitä 200fps limitteriä, kun ko. artikkelissa saatiin selkeä pullonkaula tästä prosessorista. Jos nyt ulkoa en muista väärin niin avg. fps 2700X:llä pyöri jossain ~128 paikkeilla. Aivan järkyttävä pudotus omaan kokoonpanoon. Ja tuossakin tilanteessa olin verrannut ruudunpäivitystä 64 pelaajan conquest mapeista.

Jeps, toivottavasti AMD:llä on tehty töitä näidenkin asioiden eteen. Parannettavaa muistien toiminnassa kyllä riittää.

 

[Deleted member 4604]

Muistiasetusten automaattioptimoinnissa on parikin isoa ongelmaa Ryzenilla (ja kaikilla muillakin alustoilla).
Yksi ongelma on se, että XMP tai edes AMD:n oma AMP ei nykyisellään tue kaikkien merkittävän suorituskykyvaikutuksen omaavien asetusten määrittämistä.

Toinen ongelma on se, että eri muistipiirit käyttäytyy hyvin eri tavalla toisiinsa nähden. Esimerkiksi tWRWRSCL ja tRDRDSCL asetukset, jotka periaatteessa sanelee
hyötysuhteen hakujen tapahtuessa saman pankkiryhmän sisältä. Ideaalitilanteessa nuo asetukset olisi aina korkeintaan neljässä kellojaksossa, joka antaa 100% hyötysuhteen (8 reunaa, BL8).
JEDEC:n speksit kuitenkin sanelee, että 3200MHz kellotaajuudella noiden asetusten tulee olla vähintään 8 kellojaksoa (50% hyötysuhde). AMD AGESA:ssa käyttämät vakioarvot poikkeaa tuosta jo
aavistuksen ja noiden asetusten vakioarvo on 3200MHz kellotaajuudella 7 kellojaksoa (~ 57% hyötysuhde). Paras suorituskyky saavutetaan kahden kellojakson asetuksella (200% teoreettinen hyötysuhde),
mutta ongelmaksi tulee se, että markkinoilla on tiettävästi kaksi 8Gb muistipiirityyppiä jotka ylipäätään pystyy toimimaan alle 5 kellojakson asetuksilla (Hynix 8Gb A-die ja Samsung 8Gb B-die). Muilla muistipiirityypeillä joita olen testannut
alle viiden kellojakson asetus ei yksinkertaisesti toimi virheettä, jännitteestä riippumatta.

Kun suuressa mittakaavassa valtaosa muistikammoista on varustettu muilla kuin noilla kahdella mainitulla piirityypillä, niin ei pitäisi jäädä epäselväksi
miksei muistivalmistajat tai AMD itse voi optimoida noita asetuksia Ryzenille automaattisesti. Varsinkin vielä, kun ns. staattinen muistipiirivariantti (valmistaja & malli) on käytännössä vain kalleimpien muistikampojen yksinoikeus ja käytetty piirityyppi
vaihtelee tavallissa, kuluttajamallin muisteissa usein valmistuserien välillä. Lisäksi DDR4 muistipiirit, toisin kuin esim. GDDR5 eivät itsessään mahdollista käytetyn muistipiirin tunnistamista sähköisesti, vaan "tieto" on ainoastaan SPD:n varassa. Käytettyä
muistipiirityyppiä ei myöskään aina ole ohjelmoitu SPD:n, eikä ohjelmoitu tieto aina välttämättä ole edes oikein vaikka se löytyisikin.

Sama pätee myös muihin merkittävän suorituskykyvaikutuksen antaviin asetuksiin, kuten tRFC:n kanssa.
8Gb muistipiireille JEDEC:n speksi tRFC:lle on 350ns ja sen noudattamatta jättäminen (ts. ohittaminen) AMD:n tai Intelin referenssikoodissa (AGESA / MRC) olisi ongelmien kerjäämistä.
Suurin osa muistipiireistä toimii joko hieman tai huomattavasti speksiä kireämmillä asetuksilla, mutta hajonta on siinäkin erittäin isoa. Samsunging B-die pystyy jopa alle 120ns arvoon, Hynixin A ja M-die 170 - 210ns arvoon,
mutta esimerkiksi Micronin vanhempi A-die ei pysty alle 300ns arvoihin luotettavasti.

Yksinomaan B-die muistipiirejä käyttäviä kampoja omistaneilla käyttäjillä on usein vähän turhan ruusuinen kuva DDR4 muisteista noin yleisesti.
Kyseinen piirityyppi on kaikilla osa-alueilla niin ylivertainen kaikkiin muihin (myös Samsungin omiin) piirityyppeihin nähden, että vertailua on vaikea edes tehdä.
Sen takia on vähän turhaa projisoida tämän piirityypin ominaista / mahdollistamaa käytöstä koskemaan DDR4 muisteja tai edes alustaa yleisesti. Nyrkkisääntönä voidaan melkolailla pitää, että
se mikä toimii / onnistuu B-die piirejä käyttävillä muisteilla, ei onnistu mitään muita piirejä käyttävillä muisteilla. Aivan sama puhutaanko yhteensopivuudesta, kellotaajuuksista vai toimivista muistiasetuksista.
Tuokaan ei pidä täysin paikkaansa, mutta se antaa silti realistisemman kuvan asiasta.

Ainoa täysin toimiva ratkaisu tähän olisi se, että AMD myisi prosessorin, emolevyn ja muistit käsittävää bundlea ja että kuluttajat myös ostaisivat niitä.
Tällöin muistiasetuksia voitaisiin automaattisesti optimoida melko aggressiivisestikin ja myös muistisignalointi saataisiin optimoitua täydellisesti edes yhdelle emolevylle.
AMD:lla muistiohjaimen signaaliasetukset eivät ole emolevyvalmistajien säädettävissä, joten muistiohjaimen firmwareen koodattujen kiinteiden asetusten toimivuus vaihtelee melko radikaalistikin eri emolevyjen välillä (ts. tuurista kiinni).
Lähtökohta tällä hetkellä on se, että ne ei sovi täydellisesti yhdellekkään ODM:n valmistamalle emolevylle.

Matissessa ja sitä seuraavissa piireissä on tiettyjä aiempien Ryzenien heikkouksia parannettu, mutta sanotaanko että ne muutokset eivät välttämättä asioita tee nykyistä yksinkertaisemmiksi.
Ylläoleva lause on toki puhdasta spekulaatiota eikä suinkaan faktaa

 

[hik]

Ehdottaisin että 2x8 Gb ja 2x16 Gb Samsungin ja Hynixin muisteja voisi vertailla joskus keskenään, huomio subtimingseissa ja fps:ssä, single rank vs dual rank. Vertailu kiinnostaa koska 2x8 gigaa ei ehkä riitä kaikille maailman tappiin asti vaikka siltä nyt vaikuttaa. 2x16 muisteista on vähemmän kokemuksia.

 

[E.T]

Matissessa ja sitä seuraavissa piireissä on tiettyjä aiempien Ryzenien heikkouksia parannettu, mutta sanotaanko että ne muutokset eivät välttämättä asioita tee nykyistä yksinkertaisemmiksi.

Tai siis eihän se muistiohjaimen viilailu edelleenkään siihen mitään auta, jos suurin osa DRAM-siruista vain ei kulje/vaatii löysät latenssit.


Näinköhän saavat edes DDR5:en mukaan vähän kattavammat latenssiasetustiedot...
Vai mikähän siinä mahtaa maksaa että sen speksi kilpailee Intelin 10nmn:n kanssa myöhässä olemisesta...

 

[Deleted member 4604]

Tai siis eihän se muistiohjaimen viilailu edelleenkään siihen mitään auta, jos suurin osa DRAM-siruista vain ei kulje/vaatii löysät latenssit.


Näinköhän saavat edes DDR5:en mukaan vähän kattavammat latenssiasetustiedot...
Vai mikähän siinä mahtaa maksaa että sen speksi kilpailee Intelin 10nmn:n kanssa myöhässä olemisesta...

Korkea muistilatenssi ei suoraan tai pelkästään ole muistiasetusten syytä, vaan nykyisen toteutuksen ominaisuus.
JEDEC:n vakioasetuksilla nykyisten Zen+ prosessorien muistilatenssi on keskimäärin < 38% korkeampi (2133 - 3466MHz), kuin Intelin kuluttajaprossuilla (SKL/KBL/CFL).
Latenssia saa parannettua tietyyn pisteeseen asti muistiasetuksia optimoimalla, mutta sama pätee myös Inteliin ihan samalla tavalla. Tappiin tuunattuna Zen+ prosessorit pääsevät hädin tuskin 60ns muistilatenssin alle,
kun Intelillä vastaavat lukemat on parhaimmillaan < 35ns, eli ero kasvaa vielä vakiotakin isommaksi.

Vaikea sanoa mitä Matissen muistilatenssi tulee olemaan, mutta huhutut muisteihin liittyvät muutokset viittaisi siihen, että muistikaistan riittävyys on saattanut olla yksi huolenaihe.
Liittynee suoraan ytimen kasvaneisiin resursseihin ja suureen kaistantarpeeseen tietyissä AVX2 kuormissa, vaikkakin kuluttaja-alustan puolella kyseessä on aika epärelevantti seikka.

 

[mango]

Vähän off-topiccia, mutta kun on niin mukava lukea oikeasti asioista tietävien ihmisten kommentteja (sekä tässä ketjussa, kuin muuallakin). Tämän keskustelupalstan todellisia helmiä!

 

[Murkula]

AMD Ryzen 3000 CPUs Specs and Prices Leaked Online By Retailer
Tuommosta vuotoa singaporesta

 

[hese_e]

AMD Ryzen 3000 CPUs Specs and Prices Leaked Online By Retailer
Tuommosta vuotoa singaporesta

Alkuperäisen sylttytehtaan, eli Tomshardwaren uutisesta:

"More interesting are the CPUs listed, which are identical not only in name but also in the order listed in AdoredTV's leak last year. It's hard to say what's happened here with this listing. Perhaps Bizgram just copied the rumored spec sheet and guessed what pricing would be, essentially listing the pricing as a placeholder. Or these CPUs could be authentic, Bizgram accidentally published them in this listing, and AdoredTV's leaked spec sheet is accurate up to model names and prices. Everyone would like for this rumor to be true, but given how little AMD has talked about Ryzen 3000, it's hard to make any sort of judgment at this stage."

 

[hsalonen]

AMD Ryzen 3000 CPUs Specs and Prices Leaked Online By Retailer
Tuommosta vuotoa singaporesta

Vähän halvalta vaikuttaa, jos ei katso vain noita huippumalleja.

edit: @hese_e kaivoi tätä ennen todennäköisemmän vaihtoehdon ja se on vaan jonkun tubettajan arvailuja..

 

[koodi]

Jos näissä "vuodoissa" on edes se totuuden siemen, niin tulossa on ihan mielenkiintoinen nippu prossuja.

 

[Wibe]

Niin ja eikös AMD:llä ole se 50. juhlavuosi, voipi tulla jotain speciaalia..

 

[vemkki]

Niin ja eikös AMD:llä ole se 50. juhlavuosi, voipi tulla jotain speciaalia..

Intelin juhlaprosessori ei erityisesti säväyttänyt.

 

[koodi]

Intelin juhlaprosessori ei erityisesti säväyttänyt.

Ehkä heillä vietetään koko vuosikymmentä, ja julkaistaan samat prosessorit uudestaan ja uudestaan.

 

[Nerkoon]

AMD 3rd Gen Ryzen & Ryzen Threadripper CPUs Launching in 2H of 2019

Wccftech väittää, että 3000 sarjan CCX on 8-corea. Tuo laskisi core chipletin sisällä kyllä latensseja ihan mukavasti. Pitääkö tuo ottaa myös niin, että AMD:lta voisi olla tulossa 8-core APU jossain välissä?

 

[yberkurko]

AMD 3rd Gen Ryzen & Ryzen Threadripper CPUs Launching in 2H of 2019

Wccftech väittää, että 3000 sarjan CCX on 8-corea. Tuo laskisi core chipletin sisällä kyllä latensseja ihan mukavasti. Pitääkö tuo ottaa myös niin, että AMD:lta voisi olla tulossa 8-core APU jossain välissä?

Näyttää ihan siltä, että jotenkin tekevät olettamuksen, että ydintiheyden tuplaaminen (doubling core density) tarkoittaa jotenkin 8core ccx:ää. Mun mielestäni tuo todennäköisemmin viittaa huomattavasti kutistuneeseen prosessinodeen ja siten ydinmäärään pinta-alaa kohden.

 

[KognaK]

Näyttää ihan siltä, että jotenkin tekevät olettamuksen, että ydintiheyden tuplaaminen (doubling core density) tarkoittaa jotenkin 8core ccx:ää. Mun mielestäni tuo todennäköisemmin viittaa huomattavasti kutistuneeseen prosessinodeen ja siten ydinmäärään pinta-alaa kohden.

Juu, tais olla jossain Romen vuodossa vieläpä 16x L3 eli 2 CCX per chiplet.

 

[Nerkoon]

Näyttää ihan siltä, että jotenkin tekevät olettamuksen, että ydintiheyden tuplaaminen (doubling core density) tarkoittaa jotenkin 8core ccx:ää. Mun mielestäni tuo todennäköisemmin viittaa huomattavasti kutistuneeseen prosessinodeen ja siten ydinmäärään pinta-alaa kohden.

Toisaalta tiedossa on, että core chiplet on 8-corea ja CCX:ien välinen yhteys oli aiemmissa Ryzeneissä se hitain osa. Jos koko 8-corea on yksi CCX, niin siitä jäisi yksi hidas kohta pois.

 

[hkultala]

Juu, tais olla jossain Romen vuodossa vieläpä 16x L3 eli 2 CCX per chiplet.

Se vuoto oli muistaakseni screenshot ohjelmasta, joka käsittääkseni ei testaa sitä niiden määrää oikeasti. Voi testata oikeasti melko hyvällä luotettavuudella sen yksittäisen L3n koon, mutta ei sitä, montako niitä L3ia kokonaisuudessaan on. Lukee CPUIDn että että AMD family 17h (zen), katsoo ydinmäärän ja katsoo taulukosta että tässä L3ia pitäisi olla yksi kappale/neljä ydintä, jos kyseessä ei ole criplatut malli jossa ytimiä pois päältä, ja raportoi sen luvun käyttäjälle. Ja taulukko on siis vaan taulukko jonka softan kirjoittaja on sinne kirjoittanut. Ja cripplattujen mallien tunnistamiseen on sitten jokin mekanismi, että osaa niillekin raportoida oikein.

Jos L3sten koko onkin 16 MiB mutta niitä on puolet pienempi lukumäärä, silloin sitä olisi sama määrä (2 megaa) ydintä kohden kuin zeppelinissä, mutta silti selvästi paremmalla käytännön osumatarkkuudella kuin zeppelinissä, koska 1) yhden ytimen käytössä on tarvittaessa kaikki 16 megaa, jos muut ytimet käyttää välimuistia vähän 2) Useampi ydin voi yhdessä jakaa L3ssaan suuremman määrän dataa, jota kaikki vain lukevat.

Suurempi CCX kuitenkin hyvin todennäköisesti lisäisi sitä L3n viivettä hiukan. Pieni lisä siihen L3n viiveeseen ei olisi kuitenkaan hirveän paha, koska n. 6 kellojakson lisäviive edes L2een ei ollut paha zen1n ekassa versiossa. Ja tosiaan muistiviivettä tämä todennäköisesti 8 ytimen kokoonpanoissa laskisi, koska ei olisi mitään toista L3-välimuistia tarkastettavaksi, heti kun omasta L3sta tulee huti tiedettäisiin, että muistihaku pitää tehdä.


Mutta silti vähän epäilen, että onko tuon artikkelin kirjoittajalla mitään oikeaa tietoa asiasta, vai onko tuo väite "which means we are now looking at 2x the core count for each core complex (CCX)." vaan väärää tulkintaa artikkelin kirjoittajalta.

 

[Threadripper]

Juttu on hyvin todennäköisesti puppua. Ihan vähän aikaa sitten AMD selitti kuinka pitävät CCX rakenteen ja sen ansiosta Zen optimoinnit toimivat käytännössä sellaisenaan myös Zen2:ssa. Miten pidetään CCX rakenne mikäli chiplet on 1*8 jolloin sitä ei voi edes pitää CCX:na

Double core density on paljon uskottavammin laskettu näin: 64/32=2.

 

[E.T]

Ihan vähän aikaa sitten AMD selitti kuinka pitävät CCX rakenteen ja sen ansiosta Zen optimoinnit toimivat käytännössä sellaisenaan myös Zen2:ssa. Miten pidetään CCX rakenne mikäli chiplet on 1*8 jolloin sitä ei voi edes pitää CCX:na

Tuleehan siellä olemaan ylemmissä malleissa kaksi chiplettiä.
Kahdella CCX:llä kummassakin chipletillä rakennehan kahdentuu toiselle tasollekin.

Mutta jospa tuo alkaisi GDC:n jälkeen selvitä minkälainen tarkempi rakenne on.

 

[Threadripper]

Tuleehan siellä olemaan ylemmissä malleissa kaksi chiplettiä.
Kahdella CCX:llä kummassakin chipletillä rakennehan kahdentuu toiselle tasollekin.

Mutta jospa tuo alkaisi GDC:n jälkeen selvitä minkälainen tarkempi rakenne on.

Missään ei ole vahvistettu kahden chipletin Ryzeniä, ainakaan AMD:n puolelta.

AMD on opettanut CCX:ssa olevan 4 ydintä. Jos "CCX":ssa olisikin 8 (tai kaksi ydintä disabloituna disabloituna 6) ydintä, tämä opetus menisi hukkaan.

 

[yberkurko]

Missään ei ole vahvistettu kahden chipletin Ryzeniä, ainakaan AMD:n puolelta.

AMD on opettanut CCX:ssa olevan 4 ydintä. Jos "CCX":ssa olisikin 8 (tai kaksi ydintä disabloituna disabloituna 6) ydintä, tämä opetus menisi hukkaan.

Ainakin mitä olen ymmärtänyt amd kutsuu vain sitä rakennetta ccx:si eikä mikään määrää siinä olevan juuri 4 ydintä, vaikka luku varmasti on ollut jonkinlainen perusteltu kompromissi suunnittelullisesti.

 

[E.T]

Missään ei ole vahvistettu kahden chipletin Ryzeniä, ainakaan AMD:n puolelta.

Ei sitä CPU chiplettiä taatusti olisi laitettu alustan kulmaan, jos ei olisi tarkoituksella jätetty tilaa toisellekin.
Muutoin se olisi laitettu symmetrisesti keskelle I/O-sirun viereen.

 

[Griffin]

Missään ei ole vahvistettu kahden chipletin Ryzeniä, ainakaan AMD:n puolelta.

AMD on opettanut CCX:ssa olevan 4 ydintä. Jos "CCX":ssa olisikin 8 (tai kaksi ydintä disabloituna disabloituna 6) ydintä, tämä opetus menisi hukkaan.

No, siinä ei hyvä hukkuisi. AMD:n kannalta merkitystä on vain sillä, että 8C16T prossu pärjää pelien kanssa intelille mahdollisimman hyvin. (Kun nyt unohdetaan serveriprossut), Eikä se varmasti sielläkään huonontaisi tilannetta.

 

[hkultala]

Missään ei ole vahvistettu kahden chipletin Ryzeniä, ainakaan AMD:n puolelta.

AMD on opettanut CCX:ssa olevan 4 ydintä. Jos "CCX":ssa olisikin 8 (tai kaksi ydintä disabloituna disabloituna 6) ydintä, tämä opetus menisi hukkaan.

Markkinoilla on vaikka kuinka monta zen-prosessoria, jossa CCXssä on aktivoituna vähemmän kuin 4 ydintä.

Ei se CCXn ydinmäärä ole millään tavalla oleellinen sille mikroarkkitehtuurille. Vaan se, millainen hierarkia siinä on. Että L2 on joka ytimelle omansa, L3 CCXn ytimille kaikille yhteinen, mutta CCXIä voi olla monta. Toisin kuin intelillä, jossa kaikki L3 on yhteistä kaikille ytimille, ja muistiohjaimet on ihan saman väylän päässä kuin L3nkin, eikä ole mitään hierarkiatasoa koko piirin ja ytimen välissä.

Ja tämä CCXn ydinmäärä on juuri sellainen asia, jota on luonnollista muuttaa kun mikroarkkitehtuuria jatkokehitetään selvästi.

 

[Threadripper]

Ainakin mitä olen ymmärtänyt amd kutsuu vain sitä rakennetta ccx:si eikä mikään määrää siinä olevan juuri 4 ydintä, vaikka luku varmasti on ollut jonkinlainen perusteltu kompromissi suunnittelullisesti.

Tavallaan näin. Ytimiähän on se 4 per CCX, osa niistä voi silti olla disabloituna.

Kun tarkemmin asiaa ajattelin, niin tuo ytimien määrä on lopulta se joka vähiten merkkaa.

Ei sitä CPU chiplettiä taatusti olisi laitettu alustan kulmaan, jos ei olisi tarkoituksella jätetty tilaa toisellekin.
Muutoin se olisi laitettu symmetrisesti keskelle I/O-sirun viereen.

Sijainti voi vallan hyvin olla valittu sen perusteella millä saadaan lyhin matka I/O piiriltä chipletille. Sen I/O piirin liitäntä prosessorille ei välttämättä ole piirin keskellä. Tai sitten virransyötön kannalta chipletin sijainti on optimaalisesti valittu. Järkeviä selityksiä "toinen piiri mahtuu" teorian ulkopuolelta löytyy niin paljon ettei chipletin sijainnista voi päätellä juuri mitään.

No, siinä ei hyvä hukkuisi. AMD:n kannalta merkitystä on vain sillä, että 8C16T prossu pärjää pelien kanssa intelille mahdollisimman hyvin. (Kun nyt unohdetaan serveriprossut), Eikä se varmasti sielläkään huonontaisi tilannetta.

Aivan, tuollakin päästään todella pitkälle. Eikä yli 8 ytimelle tuossa tapauksessa olisi tarvettakaan.

Markkinoilla on vaikka kuinka monta zen-prosessoria, jossa CCXssä on aktivoituna vähemmän kuin 4 ydintä.

Ei se CCXn ydinmäärä ole millään tavalla oleellinen sille mikroarkkitehtuurille. Vaan se, millainen hierarkia siinä on. Että L2 on joka ytimelle omansa, L3 CCXn ytimille kaikille yhteinen, mutta CCXIä voi olla monta. Toisin kuin intelillä, jossa kaikki L3 on yhteistä kaikille ytimille, ja muistiohjaimet on ihan saman väylän päässä kuin L3nkin, eikä ole mitään hierarkiatasoa koko piirin ja ytimen välissä.

Ja tämä CCXn ydinmäärä on juuri sellainen asia, jota on luonnollista muuttaa kun mikroarkkitehtuuria jatkokehitetään selvästi.

On joo, mietin asiaa siltä kantilta että jokaisessa CCX:ssa on 4 ydintä alunperin. Tietysti kun ne disabloidaan, niin sehän hajottaa teoriani heti. Laitetaan illan piikkiin tämä aivopieru.

Noihin välimuisteihin voi lisätä yhden olennaisen CCX-ominaisuuden: CCX-CCX latenssi on suurempi kuin core-core lantenssi saman CCX:n sisällä. Mahdollisesti AMD tarkoitti vain tätä puhuessaan optimoinneista ja CCX:sta. Tuohan ei sinänsä ota kantaa CCX:ssa olevien ytimien määrään joten mulle

Virkistin muistia, AMD:n heppu sanoi CCX rakenteen tulevan Zen2:n koska optimoinnit eikä juuri muuta. Kuun lopussa on joku konferenssi jossa toivottavasti kuullaan lisää tietoa.

 

[suburban]

MSI on näköjään eilen julkaissut beta biossit AM4 emolevyille:
"Description - Support new upcoming AMD cpu."

Mitäs sieltä nyt oikein on sitten tulossa? Tuskin mitään beta versioita biosseista kiireellä laitettaisi ladattavaksi jos uusi CPU julkaisu ei olisi erittäin lähellä.

 

[hkultala]

MSI on näköjään eilen julkaissut beta biossit AM4 emolevyille:
"Description - Support new upcoming AMD cpu."

Mitäs sieltä nyt oikein on sitten tulossa? Tuskin mitään beta versioita biosseista kiireellä laitettaisi ladattavaksi jos uusi CPU julkaisu ei olisi erittäin lähellä.

Beta on se oleellinen sana tässä. Beta tarkoittaa ei-valmista, "käytä omalla vastuulla".

Niitä prossun prototyyppejä jaellaan kuitenkin monille yhteistyökumppaneille, myös softakehittäjille, kuukausia ennen julkaisua. Heidän pitää saada se toimimaan emolevyillään.

Ei tämä kerro julkaisun aikataulusta mitään, ainakaan siihen suuntaan että se olisi tulossa pian, pikemminkin se kertoo että se julkaisu ei ole tulossa heti, koska bios on vielä beta eikä "vakaaksi julistettu" versio.

 

[Stephen Elop]

Asus x470 primelle kanssa uusi. Mutta ei ole beta
"
Update AGESA 0070 for the upcoming processors and improve some CPU compatibility.
ASUS strongly recommends that you update AMD chipset driver 18.50.16 or later before updating BIOS
"
Ilmeisesti siis tulee uudet APU piirit myyntiin kohta, jotka ei kuuluu tähän tulevan zen arkkitehtuurin piiriin. Eli siis offtopiccia, sorry siitä.

 

[Deleted member 4604]

MSI on näköjään eilen julkaissut beta biossit AM4 emolevyille:
"Description - Support new upcoming AMD cpu."

Mitäs sieltä nyt oikein on sitten tulossa? Tuskin mitään beta versioita biosseista kiireellä laitettaisi ladattavaksi jos uusi CPU julkaisu ei olisi erittäin lähellä.

12nm Ravenille lisätty tuki.

 

[Gugi^]

Nakkaan tän vaan tähän, lienee muuallakin internetissä sama uutinen.
Overview of Zen 2 / Ryzen 3000 processors spotted online

 

[Halpuuttaja]

Lähteenä tuossa TechPowerupin CPU database. Kesällä TechPowerupin GPU databasesta löytyi mm. Nvidia GTX 1180. Lisäilevät sinne siis vähän mitä sattuu, tällä kertaa varmaan vaan samojen vanhojen huhujen kierrätystä.

 

[pottu64]

Onkohan tuosta AMD:n GDC messu esityksestä tulossa jotain streamia seurattavaksi? Ensi keskiviikkonahan tuo esitys taitaa olla jo.

AMD Ryzen Processor Software Optimization (Presented by AMD)

E: Esityksen ajan kohta 10.30am-11.30am, San Francisco ompi 9h jäljessä Suomen aikaa, että taitaa olla tuo esitys aamuyöstä, että tuskin sitä tulee sitten seurattua...

 

[yberkurko]

...
E: Esityksen ajan kohta 10.30am-11.30am, San Francisco ompi 9h jäljessä Suomen aikaa, että taitaa olla tuo esitys aamuyöstä, että tuskin sitä tulee sitten seurattua...

Eikös toi mun laskupääni mukaan tekisi 19.30-20.30, jos on fransisco tuon 9h jäljessä ja paikallista aikaa klo 10.30-11.30.

Laskenko ihan metsään?

 

[pottu64]

Oikeassa olet, näinhän se meneekin.

Toivottavasti ois joku streami niin olis mielenkiintoista seurata, tiedä vaikka jotakin paljastavat navi:sta samalla, kun eikö nuo ole jonkun sortin pelimessut?

 

[anidabi]

Pientä tiedonjyvästä Ryzen DRAM calculatorin luojalta:

1) New memory controller with partial error correction for nonECC memory
2) Desktop processor with two (2 CCD) chiplets on board, 32 threads maximum
3) New MBIST (Memory built-in self-test)
4) Core watchdog - is a fail/safe function used to reset a system in case the microprocessor gets lost due to address or data errors
5) XFR - at the moment I do not see anything special about it, the algorithm and limits have been updated. Scalar Controll come back with new processors.
6) Updated core control has a symmetric configuration of the active cores . In 2CCD configurations, each chiplet has its own RAM channel in order to minimize latency to memory access. 1 channel on 8 cores will be a bottleneck if you use the system in the default state.

UPD: point number 6 is questionable, perhaps there will be a special long-range interface for connecting a chiplet with IO

This is not all information which I will gladden you in the near future

They also now allow for the clock set on the Infinity Fabric (UCLK) to select the divisor, which means we are looking at IF being clocked equal to the memory frequency at dual rate instead of single rate (like 3200MHz instead of 1600MHz), potentially. That has a lot of implications on performance if I'm reading that correctly! EXCITED!!!

https://www.overclock.net/forum/13-...1-overclocking-dram-am4-414.html#post27895416


Suosittelen nielemään suolan kera.

 

[hkultala]

Updated core control has a symmetric configuration of the active cores . In 2CCD configurations, each chiplet has its own RAM channel in order to minimize latency to memory access. 1 channel on 8 cores will be a bottleneck if you use the system in the default state.

Tässä ei ole mitään järkeä.

Minkä tahansa ytimen pitää pystyä accessoimaan mitä tahansa muistia, ei niitä muistikanavia voi "dedikoida" joillekin ytimille.

Ja kun DRAM-muistiohjaimet ei ole edes noilla ydin-chipleteillä, kyse ei voi olla NUMAstakaan. (ellei sen IO-piirin sisäinen rakenne olisi sitten tehty todella typerästi)

New memory controller with partial error correction for nonECC memory

Tämäkin vaikuttaa epäilyttävältä, muttei täysin mahdottomalta.

Virheenkorjaamiseen tarvii enemmän dataa, jonka perusteella ne virheet korjaa. Tosiaan osittaisen korjauksen saisi siten, että muisti pakataan, ja silloin kun pakkauksella onnistutaan pienentämään säilöttävän datan määrä, voidaan "ylijäänyttä" kapasiteettia käyttää virheenkorjaukseen. Tässäkin vaan on se ongelma, että häviöttömän pakkauksen worst case on se, että datan koko itse asiassa kasvaa (vähintään yksi ylimääräinen bitti siihen, että ilmaistaan, että pakkaaminen tälle blokille ei onnistunut, ei käytetä sitä) ja miten tämä sitten säilöttäisiin.

AMDllä on kuitenkin jo zen1ssä toteutettuna muistinkryptaus, joka on selvä askel tähän suuntaan.

 

[Nerkoon]

Pientä tiedonjyvästä Ryzen DRAM calculatorin luojalta:





https://www.overclock.net/forum/13-...1-overclocking-dram-am4-414.html#post27895416


Suosittelen nielemään suolan kera.

Tuon laskimen tekijä taisi olla sama, jota The Stilt kuvasi sanalla puupää. Kertoo aika paljon tyypin touhuista. Vähän oikeaa tietoa, suuret väitteet ja paljon spekulaatiota faktoina esitettynä.

 

[Kankipappa]

Tässä ei ole mitään järkeä.

Minkä tahansa ytimen pitää pystyä accessoimaan mitä tahansa muistia, ei niitä muistikanavia voi "dedikoida" joillekin ytimille.

Ja kun DRAM-muistiohjaimet ei ole edes noilla ydin-chipleteillä, kyse ei voi olla NUMAstakaan. (ellei sen IO-piirin sisäinen rakenne olisi sitten tehty todella typerästi)

Juu, kuulostaa erittäin oudolta. Toisaalta sitä L3-kakkua on kasvatettu, joka voisi auttaa juuri peittämään tätä muistinkaistan pullonkaulaa, kun yhdelle ytimelle on kuitenkin koko chipletin kakku tarvittaessa saatavilla.

Eikös tämä ainakin teoriassa mahdollistaisi vähemmän tarvittavia muistihakuja, jolloin muistiohjain voisi "yrittää" jakaa tämän kokonaismuistikaistan eri chiplettien kesken, sen sijaan että yksi chipletti rohmuisi koko kaistan aina niin tarvittaessa. En näistä arkkitehtuurien rajoitteista tai mahdollisuuksista niin juuri ymmärrä, mutta tykkään kyllä spekuloida.