AMD aikoo tuoda CXL-väylän kuluttajaprosessoreihin

[Kaotik]

AMD on kertonut tuoreimmassa Meet the Experts -paneelissaan muun muassa tuovansa CXL-väylän kuluttajaprosessoreihin seuraavien 3-5 vuoden kuluessa.
Avoin CXL eli Compute eXpress Link on jo palvelimissa suosiota saanut koherentti väyläprotokolla, joka mahdollistaa massamuistien liittämisen samaan osoiteavaruuteen muistien kanssa, mikä samalla parantaisi niiden nopeutta ja pienentäisi viiveitä.
CXL käyttää samaa fyysistä väylää kuin PCI Express.

Lähde: https://www.tomshardware.com/news/a...king-to-bring-cxl-technology-to-consumer-cpus

 

[Griffin]

Mutta massamuistithan liitetään jo PCIe väylään..

Onko tuo nyt siis vain lähinnä liityntäpintamuutos massamuisteissa..? Vaatii jokatapauksessa älykkyyttä massamuisteilta, koska kirjoituksien määrää per solu pitää valvoa esim flashien kanssa ja samoin tyhjentämistä tehdä etukäteen tai nopeus kusee täysin..

 

[Kaotik]

Mutta massamuistithan liitetään jo PCIe väylään..

Onko tuo nyt siis vain lähinnä liityntäpintamuutos massamuisteissa..? Vaatii jokatapauksessa älykkyyttä massamuisteilta, koska kirjoituksien määrää per solu pitää valvoa esim flashien kanssa ja samoin tyhjentämistä tehdä etukäteen tai nopeus kusee täysin..

Väylä on fyysisesti täysin sama mutta ohjainten kummassakin päässä pitää tietenkin tukea CXL:ää.
Tässä lienee ihan hyvä tietopaketti aiheesta

Compute Express Link (CXL): All you need to know

In this blog post, we take an in-depth look at Compute Express Link®™ (CXL®™), an open standard cache-coherent interconnect between processors and

www.rambus.com

Toki sitten 3-5 vuoden päästä ollaan jo ihan eri versioissa, tuo on 2.0 mikä perustuu PCIe 5.0, 4.0 tulee perustumaan 6.0:aan (tähän liittyen Alphawave IP:n uusi SerDes-siru tukee mm PCIe 6.0 ja CXL 3.0)